一种基于STM32的低功耗遥控器设计

遥控器是进行远程遥控操控的设备,其功耗是影响遥控操控的关键,低功耗设计能够使遥控器更加节能,并可适应不同的应用场景,以及具有持久的工作时长。本文针对遥控器的功耗,提出一种低功耗遥控器设计,通过遥控器的最小系统及相应外围模块的设计,主控最小系统微处理器选用Cortex-M3内核的STM32L系列低功耗芯片,以及相关外围模块芯片通过USB接口供电,从而能够使遥控器具有较低的功耗,为低功耗遥控器设计提供一种参考,促进了遥控操控技术的发展。     

基于Cortex-M3的高精度低功耗信号采集系统的实现

介绍了一种基于Cortex-M3内核低功耗微处理器STM32F103和高分辨率低功耗模数转换器ADS1281的信号采集系统的设计原理和实现方法。该设计优化了电源系统的设计,实现了以串口方式的数据传输。本信号采集系统具有结构紧凑、工作稳定可靠、使用灵活方便、可扩展性强、精度高、功耗低等特点,有较高的应用价值。     

Pentium系列芯片中Cache的结构及技术分析

本文在对Cache原理和结构研究的基础上,以Pentium系列微处理器为例,分析了微机系统中的Cache结构以及采用Cache技术对微机系统性能的影响。     

温控芯片系统设计中低功耗的实现

集成电路低功耗设计是一个非常重要的芯片优化环节。我们既要降低芯片的功耗又要让芯片的性能达到最优。需要工程师从各个环节分析和考虑,本文从常用的集成电路低功耗设计技术开始介绍,重点介绍温控芯片的UPF低功耗设计实现流程和验证方法,以及CPF在低功耗设计验证方法。     

基于UPF的芯片低功耗设计实现

集成电路的低功耗设计必须从系统的角度去考虑,既要实质性的降低电路功耗,又不能影响电路的性能。这就要求设计工程师从芯片的各个方面去分析,包括工艺,芯片的体系结构以及EDA工具等。本文从集成电路功耗的组成为起点,着重介绍UPF的芯片低功耗设计实现流程,并对未来低功耗技术的发展进行了展望和讨论。     

基于嵌入式ARM的捷联惯导位姿自主预测模型

现阶段的嵌入式系统的处理器由于体积、容量和便携性等原因,功耗问题尤为突出。嵌入式程序无法在运载程序中低功耗的使用,造成机体运作时间缩短的现象,降低了机体运作性能。为此,提出基于嵌入式ARM的捷联惯导位姿自主预测模型,将嵌入式与ARM微处理器构建的平台,用捷联惯导的方式完成制导任务。建立位姿自主预测模块,通过位姿定位检测,结合嵌入式程序模块进行自主预测,并在嵌入式ARM微处理器的平台中,经过建立位姿自主预测模型,完成对ARM的捷联惯导的过程。仿真实验表明,基于嵌入式ARM的捷联惯导位姿自主预测模型,实现了嵌入式ARM惯性微处理器直接运行在载体上,为用户提供了低功耗、高效能设计处理器,嵌入式ARM的位姿自主预测缩短了研发周期也同时降低了成本及耗能,具有较高的实际使用价值,为嵌入式处理器的改革和发展提供了帮助。     

IC设计层级中的低功耗技术

在IC设计的各个层级充分采用低功耗技术,才能实现在降低功耗的同时而不改变性能的目的。本文分析了功耗的来源组成及针对各类功耗的优化策略,总结了当前集成电路设计各阶段低功耗技术的利弊影响。     

非线性双曲Schrdinger函数单浮点Cache加速器优化

非线性双曲Schr?dinger函数在计算机编码和通用处理器设计中具有广阔用途,双曲微分方程求解作为单浮点Cache加速器设计的核心算法。传统方法采用稀疏矩阵向量乘方法进行单浮点Cache加速器设计,当微分矩阵的阶数较大时,不能直接进行随机搜索,对具有单浮点数据格式的算法加速性能不好。提出一种基于非线性双曲Schr?dinger函数的单浮点Cache加速器优化设计方法,采用非线性双曲Schr?dinger函数进行矩阵重排序方法,并进行非线性编码,引入稀疏矩阵向量乘单浮点Cache数据结构。采用三级流水线结构设计单浮点Cache加速器,基于Xilinx Virtex-5平台进行数据并行处理性能测试,得出该算法单浮点Cache并行运算加速比比传统方法大1.37~2.60倍,且有优越的数据吞吐性能,稳定性好,在数据库执行算法的并行处理和外部存储器的带宽利用率提高等方面有很好的应用价值。     

嵌入式智能系统底电流的调试方法

本文针对如何获得嵌入式系统低功耗状态下的准确电流值的方法进行了阐述和验证。硬件使用Intel PXA270芯片构成的最小系统为基础,提出了软件先在bootloader中进行系统进入低功耗状态和退出低功耗状态的调试方法。调试过程中借助PXA270的UART进行调试信息的打印,并从硬件输出的特征信号两个方面判断最小系统的功耗状态。分析了PXA270最小系统睡眠时功耗值与配有其它外围设备的PXA270嵌入式系统睡眠时功耗值应是同一个值的原因。     

高速缓冲存储器Cache设计的关键技术分析

高速缓冲存储器（Cache）技术是现代处理器设计中的核心技术之一.本文详细讨论了Cache设计中的重要内容,包括Cache设计的基本问题,Cache性能分析,Cache失效原因的分析以及Cache设计中一些折衷的考虑.     

基于遗传算法的低功耗芯片BIST确定测试

针对芯片内建自测试的功耗问题,通过优化测试向量排序来实现低功耗测试。采用遗传演化思想,从减少被测电路内部节点电平翻转和自动测试向量生成电路的电平翻转两方面实现目标优化,并设计了相应的测试向量编码、目标函数、适应度函数、遗传算子和遗传算法。通过对ISCAS85和IS-CAS89基准电路的仿真测试结果证明,本文的方法比目前典型的低功耗测试方法在电平翻转数上减少了10%~33%,从而能够进一步降低测试功耗。     

安全低功耗手持RFID识读器硬件设计与分析

射频识别技术较其他识别技术而言,虽然具有其他识别技术无法比拟的优势,但在安全性和低功耗两方面,也是非常不容易解决的两个问题,甚至已阻碍其普及应用。针对RFID的这两个问题,提出一种安全型低功耗手持式RFID识读器硬件设计方法,并对该硬件设计方法进行低功耗分析与比较,较其他方法减少了30%~60%的功耗;同时,对设计方法进行了安全性分析,并与其他安全方法进行了比较。通过分析和比较,提出的设计方法具有一定的实用性,并设计和制作了样机以进行验证和评价与分析。     

一种低功耗的张弛振荡器

设计了一种低功耗的张弛振荡器,该设计动态地改变了振荡器中比较器的电流,使其只在斜坡电压接近阈值电压时才增大,因此既减小了比较器的延迟,也维持了一个较低的平均电流,保证稳定性的同时做到了低功耗。一个设计实例显示,使用这个技术减小了81.8%的功耗,而维持了相同的频率稳定性。     

基于MSP430低功耗故障指示器的研究

本文针对电力行业标准规定的采用电池供电的故障指示器功耗低、使用寿命长的要求,进行了低功耗技术的研究。首先介绍了低功耗的重要性以及功耗产生的来源和特点,然后从故障指示器的硬件和软件设计两方面阐述了降低功耗的方法和注意点,最后展望了低功耗故障指示器的未来发展前景。     

基于Cache的模型管理

在对模型组织管理存在的问题梳理的基础上,提出利用面向对象设计方法设计模型,面向对象数据库（Cache）存储组织模型的方法,使得模型的数据和方法能统一在数据库存储管理。     

基于Cache的模型管理

在对模型组织管理存在的问题梳理的基础上,提出利用面向对象设计方法设计模型,面向对象数据库（Cache）存储组织模型的方法,使得模型的数据和方法能统一在数据库存储管理。     

基于CC2541的低功耗蓝牙模块的设计

设计一款以TI公司CC2541为核心器件,能够快速连接并且可以进行双向数据交换的超低功耗蓝牙模组。对该超低功耗蓝牙模组电路组成及原理进行了详细介绍,并从电流以及数据完整性的角度对该模块的功耗性能与稳定性进行了分析。     

基于冗余抑制技术的十进制计数器设计

本文从抑制时序电路中的冗余状态、时钟信号冗余跳变产生的额外功耗出发,提出了一种低功耗十进制计数器的新设计。用PSPICE程序模拟证实了这种十进制计数器具有正确的逻辑功能．并且节省功耗明显。     

Oracle 中 Buffer Cache 的研究

Buffer Cache是Oracle数据库中对数据库性能影响较大的组件,主要用于缓存数据块,提高用户访问数据文件数据的效率,分析了Buffer Cache的内存结构、工作过程及Buffer Cache参数的设置,并对其参数的优化进行了一些探讨。     

基于数据可重用的运动估计低功耗VLSI实现

块匹配全局搜索算法(FSBM)是效果最好的运动估计算法,但是由于它庞大的运算量限制了它的应用,特别是在数字多媒体终端等对实时性和功耗要求比较高的应用场合。针对这种情况,作者提出的处理结构结合了数据重用和低功耗技术,使得该结构的功耗比传统的全局搜索结构降低50%的功耗,数据可重用性大为提高,确保了每个数据只需被读取一次,这样就确保了较少的I/O端口数和片上内存,同时实现100%的硬件资源利用率。