低功耗轨到轨CMOS运算放大器设计

设计一种3.3V的低功耗轨到轨CMOS运放,输入级采用差分NMOS和差分PMOS共同作用,实现大的跨导。基于CSMC的0.35um 3.3V工艺模型,利用spectre软件对电路进行仿真。在电源电压3.3V,MOS管采用低开启的LVNMOS和LVPMOS,电阻负载为10K,电容负载为50pF的情况下,运放在整个共模范围内总跨导变化仅2.4%,电压增益变化仅为1.7%,直流开环增益为109dB,增益带宽积为8.4MHz,相位裕度为71,功耗为204uW。     

一种恒定跨导、摆率和增益的轨至轨运放

提出了一种新型的通用低压轨至轨CMOS运放．该运放在整个输入共模电压范围内获得了恒定的跨导、摆率和恒定的高增益．所提出的电路有应用于深亚微米工艺的潜力,因为运放电路的运行不依赖于晶体管平方率或线性率的约束．因此该电路比较紧凑,适用于VLSI单元的应用．轨至轨CMOS运放采用DPDM CMOS混合信号工艺设计,模拟结果表明在整个输入共模电压范围内,跨导、摆率和增益的波动分别为1％,2．3％和1．36dB．在此基础上进行了版图设计和流片测试,版图面积为0．072mm^2,实际测试结果与模拟结果基本一致．     

一种高增益的轨至轨运算放大器的设计与仿真

采用了"4I/I原理",基于0.25 um CMOS工艺,设计了一种高增益、恒跨导的输入输出轨至轨运算放大器.并讨论了该运算放大器的性能、原理及设计方法.仿真结果表明,该放大器适于较低工作电压,可作为模拟IP核电路.     

2.4GHz低功耗CMOS低噪声放大器的设计

本文中采用TSMC 0．35μm CMOS工艺,设计了工作在2．4GHz、可应用于蓝牙的低噪声放大器。文中对设计过程有比较详细的叙述,并给出了优化仿真结果。最终的结果显示,该低噪声放大器的最大增益约为16dB,并且波动范围小于0．3dB,具有很好的平坦度。噪声系数约为0．8dB,IIP3为＋1．6dBm。在1．5V电源电压供电条件下,电路直流功耗为8mW,能很好地满足低功耗的要求。     

基于低频小信号检测的CMOS放大器设计

本文介绍了一个基于低频小信号检测应用的CMOS放大器的设计.设计基于中芯国际（SMIC）0.18μm CMOS工艺,使用Cadence Spectre进行仿真,结果表明该放大器在3.3V工作电压下实现开环直流增益95dB,单位增益带宽40MHZ,相位裕度67^0,100kHz工作频率时噪声系数17dB,总谐波失真（THD）-92 dB,功耗为4mW.     

单通道神经信号再生集成电路

将利用分立器件设计的4通道神经信号再生电子系统成功地应用于大鼠和家兔的活体动物实验,再生了它们的神经信号．采用相同的原理,用CSMC0．6μm CMOS工艺设计实现了单通道神经信号再生集成电路．电路由增益可调的神经信号探测电路、缓冲器和神经功能电激励电路构成．电路采用±2．5V双电源电压供电．芯片尺寸为1．42mm×1．34mm．在片测试电路的静态功耗小于10mW,输出电阻为118mΩ,3dB带宽大于30kHz,增益在50～90dB可调．电路芯片与卡肤电极、针状双体电极一起,用于大鼠的神经信号再生的活体动物实验,成功地再生了大鼠的坐骨神经和脊髓神经信号．     

一种轨对轨运算放大器的设计与应用

本文设计的轨对轨运算放大器主要是为TFT-LCD的驱动电路提供驱动电压,输入采用电流补偿稳定运算放大器在整个输入共模范围内的跨导,采用AB类的输出方法提高运算放大器的输出范围,并对典型性能及参数进行仿真分析。     

共轨式柴油发动机的轨压PID控制仿真

在高压共轨系统中,对共轨压力的控制是提高内燃机性能的关键,针对被控对象的特点,建立了被控对象的仿真模型。采用PID控制算法实现了对共轨压力的闭环控制,利用MATLAB／SIMULINK对系统进行了仿真,为实现神经网络模糊PID控制算法在轨压控制中的应用打下了良好的基础。     

从锁定轨温的确定方法看无缝线路的技术发展

早期的无缝线路设计锁定轨温由经验公式确定，现在的无缝线路设计锁定轨温“由允许的降温幅度和升温幅度相等条件”确定。伴随着这一过程，我国无缝线路也从五十年代的长轨条500～1000m，发展到目前的最长200．918km一次性跨区间超长无缝线路。     

MTS TestStar疲劳试验机上预制钢轨轨腰水平疲劳裂纹的研究

介绍了在MTS TestStar四立柱疲劳试验机上疲劳预制钢轨实物轨腰水平裂纹的研究。对应具体的轨型,设计并加工了用于疲劳预制钢轨轨腰水平裂纹的夹具。改变夹具工作部分的形状并去除与轨腰对应的夹具部分,可用于疲劳预制对应轨型的轨腰裂纹。试验采用位移控制方式。     

一种纯CMOS低功耗高电源抑制电压基准电路

基于阈值电压的负温度特性以及热电压的正温度特性,给以适当的权重后把它们相加,提出了一个零温度系数的基准电压电路。该器件由工作在亚阈值区的CMOS晶体管组成,不包含电阻和双极晶体管。采用3支路电流基准结构替代共源共栅结构和嵌入式运算放大器,具有芯片面积小和功耗低的优点。仿真结果表明,在标准0.18μmCMOS工艺下,该电路可在0.75 V电源电压下工作,输出电压为563 mV。在-40~125℃范围内,电压温度系数仅为17.5×10^-6/℃。电源电压范围在1.2~1.8 V时线性灵敏度为569.5×10^-6/V,电源抑制比可达到66.5 dB@100 Hz,最高功耗仅为187.4 nW。     

2-μm GaAs HBT工艺的L型网络分布式放大器

首先对分布式放大器中L型和T型网络的频率特性进行了研究.分析表明,L型网络比T型网络在设计中具有更好的频率特性.基于稳懋半导体的2-μm GaAs HBT工艺实现了一种L型网络的分布式放大器.测试结果表明,在3～18GHz频率范围内其增益为5.5dB,增益平坦度为±1dB,体现了很好的带宽性能.此外,在设计的频率范围内反射损耗S11,S22均低于-10dB.在5GHz时的1dB压缩点处输出功率为13.3dBm.芯片面积为0.95mm2,在3.5V电源下功耗为95mW.     

High-Gm differential regulated cascode transimpedance amplifier

A differential cross-coupled regulated cascode(RGC)transimpedance amplifier(TIA)is proposed. The theory of multi-stage common-source(CS) configuration as an auxiliary amplifier to enhance the bandwidth and output impedance of RGC topology is analyzed. Additionally, negative Miller capacitance and shunt active inductor compensation are exploited to further expand the bandwidth. The proposed RGC TIA is simulated based on UMC 0.18 μm standard CMOS process. The simulation results demonstrate that the proposed TIA has a high transimpedance of 60.5 d B?, and a-3 d B bandwidth of 5.4 GHz is achieved for 0.5 p F input capacitance. The average equivalent input noise current spectral density is about 20 p A/Hz~(1/2) in the interested frequency, and the TIA consumes 20 m W DC power under 1.8 V supply voltage. The voltage swing is 460 m V pp, and the saturation input current is 500 μA.     

New design of sense amplifier for EEPROM memory

We present a new sense amplifier circuit for EEPROM memory. The topology of the sense amplifier uses a voltage sensing method, having low cost and low power consumption as well as high reliability. The sense amplifier was implemented in an EEPROM realized with an SMIC 0.35-μm 2P3M CMOS embedded EEPROM process. Under the condition that the power supply is 3.3 V, simulation results showed that the charge time is 35 ns in the proposed sense amplifier, and that the maximum average current consumption during the read period is 40 μA. The novel topology allows the circuit to function with power supplies as low as 1.4 V. The sense amplifier has been implemented in 2-kb EEPROM memory for RFID tag IC applications, and has a silicon area of only 240 μm^2.     

一种补偿型压控高压恒流源的设计与应用

介绍一种以运算放大器为核心器件,通过NPN型三极管集电极输出的高压小电流精密恒流源电路,分析了电路的工作原理、重要元件的参数选择及电压检测电路带来的电流误差,给出了以运算放大器比例运算电路实现补偿的方法．该电路结构简单、性能稳定、线性度好,输出电流通过0-5V模拟电压调节,输出电压可达1100V,适合用作中高压化成箔到达电压的测试电源．丈中还给出了利用该恒流源电路构成四通道高压化成箔时间电压自动测试仪的硬件方案．     

Area-efficient low power CMOS image sensor readout circuit with fixed pattern noise cancellation

A low cost of die area and power consumption CMOS image sensor readout circuit with fixed pattern noise(FPN) cancellation is proposed.By using only one coupling capacitor and switch in the double FPN cancelling correlative double sampling(CDS),pixel FPN is cancelled and column FPN is stored and eliminated by the sampleand-hold operation of digitally programmable gain amplifier(DPGA).The bandwidth balance technology based on operational amplifier(op-amp) sharing is also introduced to decrease the power dissipation of traditional multi-stage switched capacitor DPGA.The circuit is designed and simulated using 1P6M 0.18 μm 1.8 V/3.3 V process.Simulation results indicate that the proposed CDS scheme can achieve an FPN of less than 1 mV.The total sampling capacitor per column is 0.9 pF and no column-wise power is dissipated.The die area and FPN value are cut by 70% and 41% respectively compared with amplifier-based CDS.The op-amp sharing gain stage can achieve a 12-bit precision and also implement an 8-bit gain controlling within a gain range of 24 dB.Its power consumption is 1.4 mW,which is reduced by 57% compared with traditional schemes.The proposed readout circuit is suitable for the application of low power cost-sensitive imaging systems.     

应用于无线传感网频率合成器的0.5V低电压鉴频鉴相器设计

基于0.13μm CMOS技术设计了一个应用于无线传感网频率合成器、电源电压为0.5 V的鉴频鉴相器.它的功能是比较输入信号的频率和相位差,并输出一个与该差值成比例的电压.因电源电压是0.5 V,所以该电路采用低阈值晶体管.为了增大相位误差的检测范围和提高最大工作频率,该电路采用了脉冲锁存的结构.当输入信号频率为2 M...     

运算放大器极点频率的一种估测方法

用滞后的一阶阻容网络与运放构成负反馈闭环连接时，若电路中使用的运算放大器在零分贝增益以上频段存在第二极点频率，则电路可能产生自激振荡，自激振荡的频率与运放的第二极点频率及反馈网络参数三者之间有内在关系，基于这种关系，可以根据电路的振频和反馈环节电路参数估求运算放大器的第二极点频率。     

X波段GaAs PHEMT单片有源上变频器设计

采用0.25μm GaAs PHEMT工艺研制了一个X波段单片有源上变频器。电路集成了Gilbert混频电路、RF补偿放大器和LO缓冲器,在提高了单片电路集成度的同时,获得了较好的性能指标。实际测试结果表明：变频增益大于10dB;各端口匹配良好,在工作频带内回波损耗小于10dB;1dB增益压缩点输出功率达到4dBm;所需本振功率为-3dBm。