基于CORDIC算法的NCO设计与FPGA实现

传统的基于查表法的数控振荡器耗费大量的FPGA片内资源.为了解决这一问题,本文提出使用CORDIC算法实现数控振荡器的设计方法,详细介绍了基于CORDIC算法的数控振荡器的总体结构和多级流水线结构中迭代运算的FPGA实现方法.最后给出了仿真波形和频谱分析结果,充分证明了该设计方法的可行性.     

FPGA中反正弦函数的实现方法

描述了一种基于FPGA利用VHDL实现的反正弦函数计的优化算法。在数字信号处理领域,高速高精度的反正弦函数发生器有着广泛的应用。讨论了CORDIC算法和直接LUT查找表法缺点,提出一种新的优化LUT查找表算法。该算法能够在FPGA中实现,并且经软件仿真和硬件验证,达到了设计要求。     

改进型CORDIC算法的研究及发展趋势

CORDIC算法虽然在运算速度上并不占优势,但其硬件实现简单的特点,使之在现代通信、计算机等领域得到了广泛应用。目前的CORDIC算法改进趋势是充分发挥其高速、低耗的硬件实现潜力,因此,研究国内外具有代表性的CORDIC算法的改进趋势具有重要的意义。     

基于FPGA的DDS实验装置设计

本文论述的一种基于FPGA的DDS实验装置设计思路,装置硬件结构设计和FPGA片内数字电路设计,该装置由电源板、DAC信号发生器、FPGA最小系统组成,波形数据则由CORDIC算法模块的数据经过变换后得到,在使用时通过设置所需波形的频率,相位的信息即可得到相应的方波或正弦波。     

基于CORDIC的指数函数的FPGA实现

文章首先介绍CORDIC算法双曲系统的基本原理及其计算模式,对CORDIC内核及前处理单元做了详细分析。在迭代算法的基础之上,采用流水线技术,以面积换速度,给出了一种基于流水线的CORDIC算法来实现指数函数,具有很高的精度和很快的速度,使设计出的软核能够在精度要求很高的场合中运行。用Verilog HDL对其编程设计,进行功能仿真和时序仿真及下载测试,结果表明该函数具有很好的实用性。     

改进CORDIC算法在NCO设计中的应用

本文对CORDIC算法的原理、性能进行了阐述和探讨,并对CORDIC算法可实现的功能进行了分析,最后进行了基于CORDIC算法的数控振荡器的设计.     

基于改进的分布式算法实现FIR滤波器

给出改进的分布式算法实现数字FIR滤波器,用Matlab/Simulink DSPBuilder和QuartusⅡ建模、仿真,以FPGA为硬件载体直接实现FIR滤波器。结果表明该方案既节省了FPGA的硬件资源又提高了系统速率。     

数字音频处理器的研究和实现

提出一种基于FPGA的数字音频处理器的设计方案。通过对音频处理算法的研究和数字电路设计的学习,完成了FPGA的设计及实现过程。文中给出数字音频系统各个模块的详细设计和实现,并提出了今后的改进方案。     

相关干涉仪测向原理及实现

本文提出了一种基于FPGA实现的相关干涉仪测向方法。该方法适用于方向性天线阵系统中的测向,文章介绍了相关干涉仪测向的工作原理,简述了相关干涉仪测向系统的硬件实现平台以及FPGA功能模块设计,详细说明了相关处理方法的实现方案。相关干涉仪算法简单高效,基于FPGA的实现方案具有处理速度快,系统集成度高等特点。     

浅析数字图像帝通滤波器钓工作原理与设计

在数字技术极大发展的今天,利用硬件处理图像可以获得比纯软件处理高的多的速度。由于FPGA具有可重复编程,开发成本低,可迅速向ASIC转型等优点,越来越多的图像处理算法被应用到FPGA中。为此,本文提出了一种基于FPGA的数字图像带通滤波器。文中首先分析了Xilinx Virtex Ⅱ器件的优点,然后具体讨论了带通滤波器的实现。结果证明方案可行。     

基于FPGA多带宽合成孔径雷达系统的数字接收技术

针对传统多带宽合成孔径雷达系统需要多个滤波器和多种采样时钟等问题,提出一种新的数字处理方法,并详细介绍了算法方案、仿真结果和基于现场可编程门阵列(FPGA)的算法实现.该方法仅需一个最高频率的采样时钟获取离散化数据,通过对数据的插值得到其他较低时钟频率的数据,而对不同带宽信号的滤波由数字滤波器来实现.这种方法简化了系统设计,提高了系统可靠性.     

一种基于FPGA的高速FFT处理器实现

本文提出了在FPGA平台实现一个高速的4096点的FFT处理器的设计方案。该方案采用了基8算法和流水线结构,提高了FFT的运算速度,节省了FPGA内部的乘法器资源。结果表明,在FPGA时钟频率大于100MHz的条件下,完成了4096点FFT运算,满足了现有TD-LTE系统数据吞吐率的要求。     

基于FPGA数字PID控制器的实现

利用FPGA开发技术实现智能控制器算法的芯片化,降低计算机故障对控制系统的影响,提高PID控制器的可靠性。本文根据FPGA设计结构类型和特点,提出一种基于FPGA改进型并行机构的PID控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中,采用补码加法器代替减法器设计,增加整数运算结果的位扩展处理,完成了包括算法顶层模块的积分分离处理,底层浮点加法、浮点乘法、浮点数与整数的转换等多个底层模块的实现。设计通过硬件在回路仿真对所设计的PID控制器进行验证,仿真与测试结果表明算法的有效性与正确性。     

一种基于FPGA的硬件神经网络设计方法

在FPGA硬件神经网络设计中激活函数的实现和数据表示方式是两个难点。本文提出了用非线性函数和21位定点法相结合来实现激活函数的逼近算法,采用源码定点表示法实现数据的硬件表示,明显减少了FPGA的资源占用,降低了激活函数逼近算法的复杂性和实现难度,最后,给出实际FPGA硬件神经网络设计实例并进行了仿真验证。     

基于FPGA的Deflate算法核心模块设计

基于嵌入式设备FPGA,对无损压缩算法Deflate算法进行加速。采用哈希表方法,把Deflate核心算法用在FPGA上,实现了软硬件协同设计。独创性地设计并实现了窗口大小为32K的Deflate算法。主要介绍该设计的哈希表模块部分。     

基于Xilinx FPGA IP核的FFT算法的设计与实现

本文介绍了一种基于Xilinx IP核的FFT算法的设计与实现方法。在分析FFT算法模块图的基础上,以Xilinx Spartan-3ADSP系列FPGA为平台,通过调用FFT IP核,验证FFT算法在中低端FPGA中的可行性和可靠性。     

基于FPGA的串口通信设计与实现

介绍了一种利用FPGA来实现RS232串行数据通信的方案。基于FPGA的方案既实现了UART模块化设计,且避免了常用UART芯片复杂与移植性差的缺点。     

一种流水线级LMS滤波器的FPGA实现

分析了基于FPGA技术的流水线操作实现LMS算法的可行性,并完成了LMS滤波器的FPGA实现,通过QuartusII平台仿真分析得出在增加硬件成本的条件下流水线设计速度相比标准LMS算法设计速度提高已经超过3倍。     

一种基于FPGA的高精度浮点运算处理器系统

本文叙述了基于Spartan3型FPGA的流水线浮点处理器的设计。它是运用在设计流水线数据路径的新的控制器,这种设计提供了高水平的API和FPGA编程。控制器在处理器的设计中加上了多线程和网络,还有SIDM处理。FPGA实现高精度浮点运算是基于RUMP算法的有效实现的基础上的,RUMP算法是计算两个向量的点乘,其精度和运用包括不标准素数的单精度操作的双精度处理器。基于FPGA的处理器的性能超过了浮点DSP机。本设计提供了对FPGA的浮点系统的真实估计。     

混沌序列变换成均匀伪随机序列的普适算法的FPGA实现

针对现有的PRNG的均匀性差的特性,文献[1]提出了一种将混沌序列变换成均匀伪随机序列的普适算法。我们首次提出该算法的FPGA实现方案,方案由上位机软件、UART控制器、初值缓存器、均匀化算法实现单元、尾数序列缓存转换器组成。采用VHDL完成各模块设计,芯片选用逻辑资源为100万门的CycloneIIEP2C35F672C6,硬件电路共占6721逻辑单元,资源率20%,工作频率为50MHz。