首页 | 本学科首页   官方微博 | 高级检索  
     检索      

基于FPGA的CCSDS图像数据压缩系统的设计
引用本文:陈哲,涂国防,张灿,陈德元.基于FPGA的CCSDS图像数据压缩系统的设计[J].中国科学院研究生院学报,2011,28(1):101-107.
作者姓名:陈哲  涂国防  张灿  陈德元
作者单位:1. 中国科学院研究生院信息科学与工程学院,北京,100049
2. 中国科学院研究生院信息科学与工程学院,北京100049;中国科学院研究生院信息安全国家重点实验室,北京100049
基金项目:国家自然科学基金(61032006,60773137, 60972067)资助 
摘    要:针对CCSDS图像数据压缩(IDC)标准,提出了一种基于FPGA的CCSDS IDC并行实现方案.该方案包括离散小波变换(DWT)、直流系数量化编码、位平面编码(BPE)、码字拼接等4个模块.位平面编码模块采用了并行扫描、并行编码的快速算法,以提高编码速度.仿真结果表明了本方案的可行性和有效性,处理时间比现有的CCSDS IDC串行编码改进方法减少了13.6%,适用于空间通信的图像数据压缩编码.

关 键 词:CCSDS  图像压缩编码  并行编码  FPGA
收稿时间:2010-04-15
修稿时间:2010-05-12

Design of CCSDS image compression system based on FPGA
CHEN Zhe,TU Guo-Fang,ZHANG Can,CHEN De-Yuan.Design of CCSDS image compression system based on FPGA[J].Journal of the Graduate School of the Chinese Academy of Sciences,2011,28(1):101-107.
Authors:CHEN Zhe  TU Guo-Fang  ZHANG Can  CHEN De-Yuan
Institution:1. School of Information Science and Engineering, Graduate University, Chinese Academy of Sciences, Beijing 100049, China; 2. State Key Laboratory of Information Security, Graduate University, Chinese Academy of Sciences, Beijing 100049, China
Abstract:We report the design and implementation of CCSDS image data compression (IDC) parallel scheme based on FPGA. This scheme includes four modules: discrete wavelet transform(DWT), direct coefficient quantified encoding, bit plane encoding(BPE),and code processing. In order to put on speed, we use the parallel scanning and parallel encoding in the BPE module. The experimental results show the feasibility and efficiency of this scheme, and compared to the modified method of CCSDS IDC serial encoding, the processing time has reduced by 13.6%. Our scheme is fit for image data compression in the space communication.
Keywords:CCSDS  image compression  bit plane encoding  FPGA
本文献已被 CNKI 万方数据 等数据库收录!
点击此处可从《中国科学院研究生院学报》浏览原始摘要信息
点击此处可从《中国科学院研究生院学报》下载免费的PDF全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号