基于ALU经典加法器算法的分析改进

本文对ALU中的加法器设计进行了详细论述,回顾了经典的加法器算法,结合同济大学微电子中心项目要求,提出了包含进位选择和超前进位两种思想的等延时结构,对64位全定制加法器的算法进行了改进。     

基于32位超标量处理器的保留站设计

该保留站根据超标量处理器中寄存器重命名的原理,将从数据寄存器或ALU单元送来的数据临时存储在保留站的数据位,当两个数据位的数据都准备好时,则发射存储在保留站中的指令给ALU单元进行运算。文章的设计中,增加了从ALU单元接受数据的结构,使保留站可以判断数据的来源,以及是否使用ALU单元送来的数据。当ALU单元运算完成时,数据可以在下一个时钟周期前送至对应的保留站。与从重排序缓存（ROB）中读取数据相比较,这将减少保留站获取数据的时间。     

基于FPGA数字PID控制器的实现

利用FPGA开发技术实现智能控制器算法的芯片化,降低计算机故障对控制系统的影响,提高PID控制器的可靠性。本文根据FPGA设计结构类型和特点,提出一种基于FPGA改进型并行机构的PID控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中,采用补码加法器代替减法器设计,增加整数运算结果的位扩展处理,完成了包括算法顶层模块的积分分离处理,底层浮点加法、浮点乘法、浮点数与整数的转换等多个底层模块的实现。设计通过硬件在回路仿真对所设计的PID控制器进行验证,仿真与测试结果表明算法的有效性与正确性。     

基于流水线结构的超前进位加法器设计

算术逻辑单元,是计算机以及大多数教字硬件系统的核心部分.而一个运算电路的效率极大程度上取决于加法器的工作速度,限制性能的因素是进位在加法器级间传播.     

基于加法器的乘法器设计

在现代数字信号处理中,越来越多的应用到乘法,而乘法器电路结构是比较复杂的电路,在本文中,我们将探讨一个以加法器为基础的,按照算术乘法运算算法设计的简单的、易移值的、并时其进行规模优化的乘法器.     

二值图像逻辑或运算CNN模板的鲁棒性设计

当前对二值图像进行逻辑或运算的算法较少,本文对一种能实现二值图像逻辑或运算的细胞神经网络(cellular neural networks)模板进行研究,提出了一种新算法。通过设定二值图像逻辑或运算法则,并分析LOGOR CNN模板的鲁棒性,提出了一个定理,最后进行了严格的数学证明。只要实际使用的模板参数符合定理中给出的参数范围,CNN就能实现对二值图像的逻辑或运算。实验仿真证明了LOGOR CNN在实际应用中的有用性及鲁棒性设计定理的正确性。     

基于关键词的文档层次查询

文档查询是科学工作中的重要环节.从实现机理采看,文档查询是一种核心就是构建查询语句即设计查询界面及向数据库查询语句转化.提出了一种面向文档查询的查询树概念,将每个叶结点对应于一条SQL语句,而分支结点则表示子结点之间的并交差集合运算关系和其他运算关系,便于表达复杂文档查询要求.设计了查询树向SQL语句转化算法,将整个查询树合并为一条SQL语句,充分发挥DBMS 查询优化功能.     

基于ARM的机器人旋转绕臂二自由度控制设计

机器人旋转绕臂二自由度控制设计是机器人智能控制的关键技术,传统方法采用混频驱动的超外差控制方案,无法有效实现对仿人机器人的手臂抓取运动规划和二自由度控制。提出一种基于ARM的机器人旋转绕臂二自由度控制设计方案。将仿人机器人涉及的高维空间运动规划复杂问题分解成一系列低维空间的子问题,根据机器人在工作空间末端效应器位姿状态提供的启发式信息,采用二自由度控制方案,进行控制模型设计,基于ARM和Linux进行系统硬件设计,机器人系统硬件设计部分选择ARM11 CPU为中央处理器。选择ARM11 CPU S3C6410作为硬件核心,系统中使用了256 Mbyte的DDR内存,作为数据的缓存,进行系统设计与实现。仿真结果表明,该控制系统具有较好的机器人行为特征提取和识别能力,对机器人的旋转绕臂控制精度较高,展示了较好的应用价值。     

基于公钥加密算法RSA问题实现方法的研究

RSA算法是基于数论的公钥密码体制,是公钥密码体制中最优秀的加密算法。通过RSA算法基本原理的分析将大数的幂模运算转换为小数幂模运算并对一些模块进行了适当的改进旧,从而提出了快速求解加密和解密的计算方法,该算法可以提高RSA的运算速度。     

NIOS II环境下可复用IIRcore的设计与应用

提出了一种采用FPGA实现定点IIR滤波器的通用设计。其特点在于基本二阶节可在多个滤波器和滤波器各节之间的反复重用,一个嵌入式阵列乘法器与加法器又在基本二阶节内反复重用。通过NIOS II CPU的控制,滤波器可配置成各种类型的IIR滤波器,二阶节的计算顺序可配置成的并联或串联,还可自由地控制二阶节的使用或修改其系数。     

一种基于完全线性变换法则的差分方程解析解算法

利用传统方法很难在计算机上实现差分方程的解析解求解,本文提出了一种获得差分方程解析解的线性算法,该算法的基础是完全线形变化法。其核心操作为降维处理,对高阶差分方程进行逐次降阶运算,直至获得其解析解表达式。本质上,该算法属于Z变换法的一种矩阵法变形。算法的线性特征使得其容易移植到计算机上实现差分方程的解析解运算,而非传统的数值迭代解。     

SHA1的FPGA高速实现

信息安全领域中,单向散列函数SHA-1是常用的认证算法之一。本设计的目的是要用FPGA高速实现SHA-1。设计主要分为控制模块和运算模块。控制模块部分采用计数器集中控制方式,占用资源少,时效性好。运算模块的部分延时最大的是5×32连加器部分,它设计的好坏直接影响到整个芯片的速度。对此,本设计采用了进位保存加法器(CSA),大大提高了芯片速度。本设计是在Quatus_4.2运行环境下采用VHDL语言编程实现。     

基于FPGA的图像处理系统的设计与实现

本文基于中值滤波算法与改进的Sobel边沿检测算法理论,采用了SOPC技术,以FPGA为核心设计了图像采集系统,通过VerlogHDL语言实现了图像处理算法模块对图像进行预处理,实现了图像的除噪、干扰滤除以及边沿检测与传输,实现了上、下位机的同步显示,并且通过上位机上可以结合更多的图像识别算法,为实现更加复杂的图像处理奠定了基础。     

主机内文档自动搜索技术研究

为降低进行文档搜索时对系统资源的占用,提出了一种实现对主机内文档进行快速高效搜索的方法,采用基于宽度优先非递归搜索算法实现对主机内文档的遍历搜索;采用基于改进的BF算法和改进的KMP算法分别进行文档名和文档关键词匹配;采用降低线程优先级和定时暂停程序的方法控制搜索效率;采用压缩存储的方法对搜索结果进行处理。设计并实现了原型系统,测试结果表明,系统具有较高的准确率和召回率,且对主机内存、CPU、硬盘等资源占用少,降低了在进行文档搜索时对计算机其他进程的影响。     

一种基于列重的低复杂度LDPC译码算法

为降低LDPC译码算法的复杂度,并保持一定的译码性能,提出了一种基于列重信息量化处理的LDPC译码算法,该算法通过设计译码信息与量化策略相匹配的机制,无需对译码信息进行系数修正,避免了复杂的实数乘法运算,实现了译码信息的高效传递和更新.算法首先在对信道信息进行初始化时,设计了一种特殊的非均匀量化预处理方法,即以列重作为...     

核心运算隔离分段式处理的数学函数可靠性优化

针对基础数学函数在高性能计算中可靠性较差的问题,本文提出了一种核心运算隔离分段式处理的数学函数可靠性优化方法。首先采用寄存器运算对浮点异常情况进行编码优化,然后在浮点函数运算过程中,以集中运算的方式对核心运算进行隔离,并对运算异常阶段进行分段式处理,最后结合基础数学函数算法特点,以低误差的幂运算和求和运算为主体实现一种适用于基础数学函数的低误差计算方法。仿真实验结果表明,本文提出的方法对于以计算密集型存在的众多高性能计算,能够降低其计算误差。     

嵌入式设备中复合型任务最优调度约束模型仿真

在ARM和Linux等嵌入式操作系统设计和应用中,为了优化进程管理和内存管理,提高嵌入式设备的运行效率,需要对复合型任务进行最优调度策略规划。提出一种改进的嵌入式设备中复合型任务最优调度约束模型,设计粒子分集聚敛算法实现对嵌入式设备中复合型任务最优调度,和实现对任务调度约束模型的改进,通过进程管理子系统,完成进程的创建、中止、进程间的通信及任务调度,进行特征分解,得到调度迭代方程。采用模糊聚类策略对任务调度管理的数据信息进行约简,可以实现最小的运算量。实验表明,通过该最优调度约束模型,调度算法对整个调度过程的时间开销影响不大,由此提高了调度算法的活性能力,总执行时间节省10%左右,可以使CPU利用率达到100%,展示了其优越性。     

基于空间的数据库查询与优化研究

空间操作运算是空间数据库中最复杂、最耗时的操作,其处理效率在很大程度上决定了空间数据库的整体性能,空间操作运算的代价估计和查询优化有待进一步研究本文先对空问操作进行说明,介绍了一些空间数据的查询方法,然后深入研究空间对象操作的两步查询处理,并采用查询优化器生成执行查询的计划选择最优或近似最优的计划将CPU和I／O代价最小化。     

FIR数字滤波器的FPGA设计与实现

提出了一种基于现场可编程门阵列器件FPGA并利用窗函数法实现一个16阶线性FIR．数字滤波器的设计方法。对于在FPGA中实现FIR．滤波器的关键部分——乘加运算,该设计主要采用了将乘加运算转化为查找表的并行分布式算法,与传统串行算法相比,这种方法可极大地减少硬件电路的规模,提高电路的执行速度并且充分利用了FPGA丰富的查表资源。从时域上对基带信号可直接进行成形,因此其实现的滤波器性能优于用DSP和传统方法实现的滤波器,特点是算量较小、精度高,更适用于实时系统。     

数字PID控制器的硬件优化设计

研究了PID控制器的数字电路实现方法. 通过对数字PID算法进行流水线设计,提高了算法运行效率;通过对加法器和乘法器采用有符号二进制小数操作,减小了电路面积. 该算法在Actel AFS600芯片上实现,仿真结果表明了该方案的可行性和有效性.