共查询到10条相似文献，搜索用时 31 毫秒
1.
异步时序逻辑电路的卡诺图分析法 总被引：2，自引：0，他引：2
李永生 《淮北职业技术学院学报》2002,1(1):65-67
学生对异步时序逻辑电路分析时易出错,现介绍一种利用次态卡诺图分析时序逻辑电路的方法,它简便易行,清晰明了。 相似文献
2.
本文以数字系统时最常用的计数器作为实例，介绍了如何对脉冲异步时序逻辑电路进行分析和设计。为电子技术人员在数字系统或计算机硬件的研发中提供了一个有序的思路。 相似文献
3.
本文在实现时序脉冲发生器的设计中,利用现场可编程门阵列改变了传统设计方法,进一步方便了对硬件的修改与调试。通过综合分析采用标准二进制计数器的时序脉冲发生器的工作原理,针对采用标准二进制计数器的时序脉冲发生器所产生的＂竞争-冒险＂现象提出改进方法,即采用约翰逊计数器作为时序脉冲发生器的计数器,并利用函数化简的方法进一步简化电路,从而对＂竞争-冒险＂干扰现象提出了一种合理的消除方法。 相似文献
4.
针对具有时延的二阶多智能体系统领导—跟随异步脉冲一致性问题,假设每个多智能体采样邻接点信息的时刻互不相同,针对无向切换网络拓扑的多智能体系统,提出一种切换拓扑下有领导者的异步脉冲一致性控制协议。首先对该协议进行理论分析;然后构造 Lyapunov 函数,并利用 Lyapunov 稳定性理论与树形转换法给出多智能体系统在该控制协议下达到异步一致的充分条件;最后提出实例并进行 MATLAB 仿真。仿真结果表明,在脉冲控制下跟随者与领导者误差渐进趋于零,验证了该一致性协议有效性。 相似文献
5.
6.
时序逻辑电路中的竞争冒险是电路设计中必须考虑到的重要方面。在介绍了电平异步时序逻辑电路的模型，电平异步时序电路的竞争冒险的特有的本质险象后，提出了电平异步时序电路的本质险象的分析判断方法和解决方案。 相似文献
7.
电位异步时序电路的冒险现象 总被引：1，自引：0，他引：1
时序逻辑电路中的竞争冒险是电路设计中必须考虑到的重要方面。本文在分析电位异步时序电路模型、电位异步时序电路的竞争冒险后，提出了电位异步时序电路冒险的分析判断方法和冒险现象的避免方案。 相似文献
8.
介绍一种采用USB2.0接口与PC机进行数据传输的高速数据采集卡的设计。采集卡由可变增益放大器对采样信号进行预处理,使用异步并行的A/D转换技术实现40 Msps的数据采集,由FPGA实现时序控制和数据高速FIFO,由内嵌MCU的USB控制器实现USB2.0接口功能。文章给出了硬件的基本结构和软件固件设计的基本方法,并对用FPGA设计FIFO作了重点阐述,同时对使用异步并行A/D转换与使用采样率为40 Msps的ADC器件的采样数据在FIFO内的数据传输进行了时序仿真,分析了仿真结果。 相似文献
9.
10.
时序逻辑电路中的竞争冒险是电路设计中必须考虑到的重要方面.本文在分析电位异步时序电路模型、电位异步时序电路的竞争冒险后,提出了电位异步时序电路冒险的分析判断方法和冒险现象的避免方案. 相似文献