卷积码和空时频移键控结合的FPGA实现

为了提高通信系统的传输性能,抵抗信道衰落,对卷积码和空时频移键控结合进行了研究,利用了卷积码强的纠错性能及空时频移键控发射接收都不需知道信道状态信息的优点,降低了误码率。用Matlab验证了结论,且在FPGA中得到了实现。     

卷积码编译码器的研究与实现

卷积码凭借其编译码的优越性在无线通信领域发挥着巨大的作用。设计了DVB-S标准中常用的（2,1,7）卷积码的Viterbi译码器。通过串———并相结合的方式设计,并在Altera EPIC20 FPGA芯片上进行测试并且通过。     

基于空时栅格码的一些研究

空时栅格码是当前移动通信研究热点空时码的一个分支,它以其良好的频带利用率及在无线衰落信道中优越的传输性能而倍受关注。文章对空时栅格码在多发多收（MIMO）天线设计中的信道编、译码方法,传输性能,衰落信道下的设计准则都作了简要的研究和介绍。     

一种高速级联卷积空时分组码的设计方法

空时分组码能够提供分集增益,但是不能提供编码增益,为了提高空时分组码的可靠性能,本文提出一种高速卷积空时分组码的设计方法.该方法将高速空时分组码和删余卷积码进行级联,既保证了传输速率又提供了编码增益.     

软判决Viterbi译码和序列译码在FPGA上的实现

介绍了3位软判决Viterbi译码器和序列译码器的FPGA实现，其中选用了同样的码率1／2和约束长度7，在FPGA实现的基础上，对Viterbi译码器和序列译码器的译码性能进行了测试和比较。结果表明，虽然序列译码器出现很小的译码增益损失，但其译码速度与Viterbi译码器不相上下，所消耗的硬件资源大大低于Viterbi译码器，当然这是以增加译码延时为代价的。     

空时编码与MIMO-OFDM系统的结合研究

文章对空时分组编码与基于判决反馈的MIMO-OFDM系统的信道估计算法进行了研究,将两者的结合进合,并通过仿真实验比较了系统性能的改善.加入空时分组编码的系统性能明显优于普通的信道估计.     

一种减小误差传递的WIFI无线局域网中分层空时码检测算法

由于分层空时码具有良好的频谱利用率和码速率,因此WIFI无线局域网系统中采用分层空时码.排序串行干扰信号检测算法具有良好的检测性能,但其译码复杂度很高.并行干扰消除算法虽然译码简单但其检测性能比较差.本文在并行干扰消除算法的基础上,提出了一种具有低复杂度且检测性能优良的算法.在WIFI无线信道A、B、F模型条件下仿真,结果表明,该算法具有良好的检测性能且复杂度最低.     

基于分步解码的空时分组码研究

近年来的空时编码成为了其中的一个重要技术,而空时分组编码以其译码简单的独特优势引起了人们的广泛重视。本文结合可获得满分集全速率的四天线空时分组编码方案和干扰抵消的并行传输方案,对共道信号采取分步解码的方式进行译码,不但提高了误码性能,而且使数据的传输速率大大提高。     

一种改进的准正交空时分组码编码设计

本文提出了一种改进的准正交空时分组码设计。它利用准正交准则,在不增加译码复杂度的前提下,设计出了一个更好的编码。仿真结果表明,这种方法的误比特率无论在低信躁比还是在高信躁比条件下都要优于Jafarkhani码。     

基于天线选择对混合空时编码进行优化的研究

针对结合空时分组码(STBC)及分层空时码(V-BLAST)的混合空时编码结构,提出了一种新型的发送编码方案.该方案首先对发送天线以接收端反馈信息为基础进行分组,选取信道情况较差的天线进行分组编码,其余的作为分层码发射信号的天线。介绍了分层空时编码(V-BLAST)、分组空时编码(STBC)和混合空时编码,以及通过天线选择在混合空时编码中的应用。     

FPGA的UART设计和实现

在工程中需要进行FPGA与上位机的通信,根据现场情况选择了UART的RS-232C接口标准规范和总线标准规范进行驱动设计.驱动主要是针对近距离串口通信设计,采用了异步通信协议,同时利用FCS校验来保证通信数据的完整性和准确性.程序采用VHDL硬件语言进行编写.通过长时间测试,运行稳定可靠,并且能够提供一定的抗干扰能力.驱动的实现为FPGA与上位机的通信提供了一种可靠的方式,具有较强的实用意义.     

几种准正交空时分组码的性能比较

主要介绍了ABBA、Jafarkhani、旋转式三种准正交空时分组码,并重点分析准正交空时分组码的最大似然译码算法,最后对三种准正交空时分组码以及Alamouti分组码进行仿真分析其性能。     

北半球6月份500hPa高度场时－空谱特征与梅雨关系的分析

利用欧洲预报中心６月份北半球５００ｈＰａ高度网格点资料，运用时－空谱分析方法，研究了梅雨期大气环流演变基本特征，对丰梅年和枯梅年的时－空谱特征作了对比分析，枯梅年驻波、东进波及西退波的最大谱峰中心所在的波长大于丰梅年时的波长。并且丰梅年东进波时－空谱分布双峰型特征明显。     

基于DSP和FPGA的通信控制系统的设计

通信控制系统是整机系统中必不可少的一部分,该系统的设计主要是以DSP和FPGA作为硬件资源,利用DSP的高速性实时的实现与上位机和各个分机之间的数据通信,利用FPGA的灵活性实现地址译码和信号幅度的计算,并且可以根据信号幅度控制信号的衰减,16c550芯片和HPI为该系统提供了外部通信接口。本系统在大多数整机系统中具有通用性。     

基于PCS的空时码MIMO-OFDM系统信道估计

提出了一种基于周期互补训练序列集(PCS)的适合于采用了空时分组编码(STBC)的多输入多输出正交频分复用(MIMO-OFDM)系统的信道估计方法,并给出了可以节省硬件资源的训练序列频域接收方案。该方法在时域插入训练序列,在频域里对信道进行估计。由于充分利用了发射分集和周期互补序列的良好特性,从而使系统获得了(最小平方)LS准则下的最优信道估计性能,而且不涉及复杂的矩阵求逆问题,计算复杂度低。计算机仿真结果证明了该方法的有效性。     

基于FPGA的DDS的设计和实现

本文介绍了DDS的原理以及Altera公司的FPGA器件FLEX10K系列的主要特点，给出了用EPF10K40实现直接数字频率合成器的工作原理、设计思路、电路结构和仿真结果以及功能改进。     

基于子空间投影的空时自适应处理算法

机载多通道相控阵雷达的空时自适应处理的核心问题在于总干扰的协方差估计。由于实际数据不可避免地存在非均匀性,常规的空时自适应处理算法中协方差估计的误差将导致算法性能的衰减。本文通过将接收数据投影至与杂波和干扰源正交的子空间上有效地抑制杂波和干扰源,避免了协方差估计误差导致的性能衰减问题。最后通过仿真验证了算法的有效性。     

基于1553B协议的总线控制器和远程终端的FPGA实现

研究了基于MIL-STD-1553B协议的总线控制器和远程终端的FPGA设计及其实现. 在一片FPGA上实现了总线控制器和远程终端2部分功能,给出了设计原理和不同配置模式下的响应流程. 结果表明,基于FPGA 实现1553B协议总线控制器和远程终端功能的方法可行.     

基于ARM和FPGA的圆网印花机控制器的实现

根据传统圆网印花机的结构以及存在的问题，提出了基于ARM和FPGA的嵌入式圆网印花机控制器的设计方案。并开发了试验样机系统，充分利用了ARM微处理器高速运算能力和FPGA的快速配置能力，大大的减少了系统的外围接口器件，有效地降低了成本、提高了可靠性。