锁相环在频率合成技术中的应用研究

本文重点分析了锁相环在频率合成技术中存在的问题,利用前置分频、混频及双模分频器来提高频率合成器的输出频率,运用多环构成频率合成器以减小频率间隔.     

基于锁相环的频率合成器设计和显示

频率合成技术在现代通信、仪器仪表等电子系统中有着广泛的应用,本文提出基于锁相环CD4046频率合成器的设计方案,并通过单片机AT89C52实现对频率的测量和显示。     

基于锁相环技术进行BD1本振信号的设计

针对目前北斗一代(BD1)用户设备中存在通信成功率不高的问题进行研究,发现本振相位噪声和频率准确度是影响这一现象的关键指标。对此,基于锁相环频率合成技术,结合MAPLB等编程软件,设计并实现了频率合成器模块,产生的本振信号符合北斗一代用户收发设备中混频器对本振信号的指标要求。     

基于数字锁相环的温控变频电路的设计

CC4046集成电路锁相环采用RC型压控振荡器,外接RC作为充放电元件,电路简单、成本低廉、实用价值大,可广泛应用于广播电视系统,各种通信系统,以及频率合成,自动控制及时钟同步等技术领域。利用数字集成锁相环组成温控变频电路可以克服常见温控系统可靠性低、抗干扰能力差的缺点,为温度的精确测量及需要进行温度检测控制的设备提供了一种可行的电路设计方案。     

浅谈频率合成技术及其发展

介绍了频率合成技术的发展历程,指出了其前景。     

基于无线电通信系统的锁相环应用分析

锁相环路是一种反馈控制电路,由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成,具有锁定特性、载波跟踪特性、调制跟踪特性和低门限特性,广泛应用于无线电通信系统中的调制解调,频率合成等许多技术领域,是现代电子产品中非常重要的部件,这里首先对环结构和特性进行分析,然后讨论锁相环在无线电通信系统中的应用,通过框图和工作原理进一步阐述相应内容,使广大读者进一步认识锁相环。     

频率合成技术在数字调谐收音机中的应用

分析了频率合成技术的基本原理。并以德生PL757数字调谐收音机为例，介绍了该技术在数字调谐收音机中的具体应用。     

基于单片机控制的高性能数字频率合成器的设计

介绍频率合成器的结构和工作原理,并给出一种由单片机80C31控制、采用大规模数字频率合成器集成电路MC145151和波形产生电路MAX038实现的高性能数字频率合成器的设计方案。     

基于Multisim10.1频率自动跟踪锁相环电路的仿真分析

利用Multisim10.1软件对高频电路频率自动跟踪锁相环进行了仿真分析;通过改变电阻大小调整振荡波形的脉冲宽度,调整积分电路的电容大小能找出最佳锁相范围的数值大小,改变电容大小调整波形是否同步和改变信源的频率找同步范围,从而实现频率自动追踪。仿真结果与实际理论相吻合,虚拟仿真实例的结论证明了将Multisim10.1合理引入到高频电路实验教学后,能将一些抽象、枯燥的电子线路理论教学变得具体和生动,有利于提高电子线路理论课的教学质量。     

高频电路综合实验系统的研究和开发

本文介绍一种高频电路的综合实验系统，它以一种新的实验方法和手段，改变了过去验证性实验模式。实验系统涉及了无线通信设备中的大部分高频电路，并在系统中引入了锁相技术，数字频率合成技术和单片机技术等现代实用技术，使实验系统更具系统性、综合性和实用性。     

程控信号发生器的设计

本文介绍了利用直接数字频率合成(DDS)技术构成数字频率合成器的工作原理、电路组成、电路设计并对利用AD9850、单片机和微机来构成信号发生器作了介绍。     

频率合成新技术及其应用

分析了锁相频率合成、直接数字式频率合成和混合式频率合成新技术,阐述了频率合成技术的新进展及发展趋势,介绍了频率合成技术在现代通信与电子系统中的各种应用.     

基于DSP的数字锁相环的设计

研究了锁相环的原理、建模和参数设计,分析了传统锁相环电路对无互联线逆变电源的鉴相误差影响,利用数字锁相的概念设计了一种基于DSP的全数字化软件的锁相环。通过仿真实验证实,采用数字锁相环能够快速平稳地实现逆变电源并联的相位和频率的跟踪,能实现无互联线逆变电源的并联,同时保持了相位、频率和幅值基本达到一致。     

基于Verilog的全数字锁相环的设计

文章介绍了全数字锁相环的基本结构和工作原理,提出了一种基于verilog的全数字锁相环的设计方法,并利用QuartusII6.0软件对设计进行了时序仿真.     

一种用锁相环MC14046构成的新型频率合成器

叙述了MC14 0 4 6芯片的主要特点和功能 ,分析了用锁相环构成频率合成器的工作原理 ,介绍了一种用MC14 0 4 6构成的新型频率合成器     

11.6-GHz 0.18-μm CMOS锁相环电路

利用截止频率为49GHz 的0.18-μm CMOS工艺,设计实现了11.6-GHz锁相环电路.该电路由模拟乘法鉴相器、单极点低通滤波器及采用可变负电阻负载的三级环形振荡器构成.在片晶圆测试表明,该芯片在输入速率为11.6 GHz、长度为231-1伪随机序列的情况下,恢复时钟的均方根抖动为2.2 ps.锁相环的跟踪范围为250 MHz.环形振荡器在偏离中心频率为10 MHz处的单边带相位噪声为-107 dBc/Hz.在锁定条件下,锁相环在偏离中心频率为10 MHz处的单边带相位噪声为-99dBc/Hz.芯片面积为0.47 mm×0.72 mm,在1.8-V电源供电下,功耗为164 mW.     

基于代码生成技术的单相锁相环控制策略研究

针对人工手写代码过程繁琐、开发周期长的缺点,采用嵌入式代码自动生成技术,完成了单相电力锁相环控制策略的软硬件算法的快速验证,显著地提升了控制系统的开发效率.首先采用MATLAB/Simulink搭建单相电力锁相环的仿真模型;其次通过基于模型的设计流程自动生成嵌入式代码,并成功链接DSP28335目标板;最后通过DAC输...     

基于MATLAB研究多个不同频率简谐振动的合成

基于MATLAB绘制多个不同频事简谐振动在一、二及三维坐标中合成的波形及轨迹,并据此探讨多个不同频率简谐振动合成的规律．     

Visual System Simulator平台下锁相环综合分析与仿真

给出了基于VSS平台的锁相环仿真过程,并将其引入课堂教学和实验。同时给出了锁相环的仿真模型,构建了完整的锁相环系统,并给出了仿真波形与环路滤波器设计方法。实践证明,采用这种方式可以帮助学生对相关内容的理解,并为今后进行系统设计工作打下良好的基础。     

用于环路校准的延迟锁相环设计

延迟锁相环能够产生精确的延时而被广泛使用。本文介绍了一种适用于直接调制发射机锁相电路环路校准的延迟锁相环。电路采用TSMC 0.18μm CMOS工艺实现,参考频率为26 MHz。在3.3 V电源电压下的仿真结果显示:延迟锁相环锁定时间为520ns,锁定相位为2π,同时输出8路相位差为45o间隔的时钟。