一种基于FPGA的数字锁相环的设计与实现

本文研究了数字锁相环的工作原理和基于FPGA的设计方法,采用了同步状态机简化了编程和逻辑运算,利用Verilog语言进行了建模与描述,运用ModelSim进行时序仿真并下载到了目标芯片。     

一种基于FPGA的新型误码测试仪的设计与实现

本文设计实现了一种用于测量基带传输信道的误码仪,阐述了主要模块的工作原理,提出了一种新的积分鉴相同步时钟提取的实现方法,此方法能够提高同步时钟的准确度,从而提高误码测量精度。     

基于System Generator的全数字锁相环的设计与实现

介绍了一种采用Xilinx公司推出的业内领先的高级系统级FPGA开发工具System Generator进行全数字锁相环（ADPLL）的设计和实现的方法,并且给出了相应的仿真波形。     

基于FPGA的FIR数字滤波器的设计与实现

FIR数字滤波器具有稳定性高、严格的线性相位等特点,因而在现代数字信号处理中得到广泛的应用。文章采用分布式算法,给出了利用现场可编程门阵列器件（FPGA）并采用窗函数的方法来实现FIR滤波器的设计。整个程序采用Verilog HDL语言编写,并在ISE Foundation环境下进行了仿真,结果表明该方法的可行性。     

基于FPGA的数字滤波器设计

文章采用了分布式算法来实现滤波器,基于FPGA中具有查找表结构,所以适合用分布式算法,将主要的乘法运算转化为了查找表的过程,在设计中采用了层次化﹑模块化的设计思想,对主要的模块进行了设计﹑编程与仿真。最后利用Matlab和DSPBuilder的结合进行了FIR滤波器设计,并用ModelSim进行了仿真,通过仿真结果可以看出符合设计要求。     

基于FPGA的数字调制器设计与实现

应用两种方法实现数字调制器。一种用DSP Builder构建模型然后转换为VHDL语言,另一种直接用VHDL语言编程实现。通过比较两种方法,得出结论：DSP Builder方法比较简单,不需要复杂的编程,但占用的资源比较多;VHDL方法编程比较难,但实现简单功能时占用资源少。     

数字变频器中积分梳状滤波器的FPGA实现

CIC滤波器（CascadedIntegrator—CombFilter）是一种有效高分解速率滤波器：特别适用于在通信中信号带宽为窄带下变频（抽取）、上变频（插值）的数字变频,在数字信号处理中有着广泛的应用。文章给出了一种基于FPGA的积分梳状滤波器设计方法,分析了滤波器的基本结构,以及决定滤波器性能的参数选择。给出了CIC滤波器和FIR滤波器相结合的一种滤波结构。仿真结果表明,该设计简单合理,使用灵活方便,具有良好的性价比,可应用于通信中多种多速率信号处理系统。     

基于FPGA的一种连续插补器的设计与实现

本文主要讨论了基于大规模可编程器件FPGA的一种连续插补器的设计与实现。该插补器采用数字积分法设计,它不仅集成了圆弧插补功能和直线插补功能,还可以稳定执行两轴的直线插补与圆弧插补交替进行的连续插补。基于FPGA的硬件实现既释放了上位机资源,又提高了DDA插补算法的速度与精度。利用VHDL语言编程和QuartusII软件编译仿真,验证了它的可行性与有效性。     

基于FPGA的DDS直接数字频率合成器设计与实现

直接数字频率合成器具有变频范围广、频率步进小、幅度和频率精度高、调谐方便等优点。对其进行了理论分析,并采用FPGA技术实现了这样一个系统,该系统允许频率调谐、相位调谐,可以产生正弦、余弦信号,具有设计简单可靠、调谐方便等优点。     

FIR数字滤波器的FPGA设计与实现

提出了一种基于现场可编程门阵列器件FPGA并利用窗函数法实现一个16阶线性FIR．数字滤波器的设计方法。对于在FPGA中实现FIR．滤波器的关键部分——乘加运算,该设计主要采用了将乘加运算转化为查找表的并行分布式算法,与传统串行算法相比,这种方法可极大地减少硬件电路的规模,提高电路的执行速度并且充分利用了FPGA丰富的查表资源。从时域上对基带信号可直接进行成形,因此其实现的滤波器性能优于用DSP和传统方法实现的滤波器,特点是算量较小、精度高,更适用于实时系统。     

基于FPGA的串口通信设计与实现

介绍了一种利用FPGA来实现RS232串行数据通信的方案。基于FPGA的方案既实现了UART模块化设计,且避免了常用UART芯片复杂与移植性差的缺点。     

一种基于FPGA的硬件神经网络设计方法

在FPGA硬件神经网络设计中激活函数的实现和数据表示方式是两个难点。本文提出了用非线性函数和21位定点法相结合来实现激活函数的逼近算法,采用源码定点表示法实现数据的硬件表示,明显减少了FPGA的资源占用,降低了激活函数逼近算法的复杂性和实现难度,最后,给出实际FPGA硬件神经网络设计实例并进行了仿真验证。     

基于FPGA的数字秒表的VHDL设计

文章介绍了用于体育比赛的数字秒表的VHDL设计,并基于FPGA在MAXPLUS2软件下,采用ALTRA公司FLEX10K系列的EPF10K10LC84-4芯片进行了计算机仿真.     

浅谈自适应滤波器的FPGA实现

自适应滤波器作为智能天线技术中的核心部分。它的性能就显的非常重要,随着现场可编程门阵列（FPGA）的出现将电路板级产品集成为芯片级产品,提高了可靠性,并能对自适应滤波器设计进行在线修改。本文简单介绍了自适应滤波器和FPGA设计方法,分析了基于FPGA的自适应滤波器的设计。     

基于FPGA多普勒滤波器组IP-Core设计与实现

现代高性能FPGA的不断涌现,使得大数据量计算的雷达信号处理器向高度集成化和通用化发展成为可能,基于高性能FPGA详细介绍了一种MTD多普勒滤波器组IP-Core的工作原理与设计方法,并列举出该模块的应用实例,结果表明符合设计需求。     

一种基于FPGA芯片设计的FSK解调器

本文主要介绍了是一种基于FPGA芯片设计FSK解调器的基本原理,全文利用语言对原理进行了深入的描述,该解调器以Altera公司的大规模集成电路CycloneⅡ芯片为核心,利用VHDL语言进行描述,给出了一些问题的解决办法.     

基于FPGA实现的任意波形发生器的设计与研究

文章设计的任意波形发生器是以Altera公司的FPGA芯片为核心,运用QuartusⅡ开发工具和Verilog—HDL语言,采用DDS技术而设计的。具有操作简单、集成度高的特点且频率和相位可调。     

用于WiMAX的FIR滤波器的研究与FPGA实现

文章根据WiMax网络的技术特性,设计了一种可用于数字下变频模块中的高阶FIR滤波器。探讨了实现FIR滤波器的两种算法:分布式算法和乘加算法,比较其优劣。根据实际情况,对分布式算法进行了一定的改进。随后对FIR滤波器进行了Matlab建模,最后用FPGA将其实现,并对结果进行仿真。     

基于FPGA的数字射频存储器的设计

本文设计了一种基于FPGA的DRFM系统,在此系统中,FPGA控制高速ADC直接对射频信号进行采样,并且将采样后得到的数字信号存储到QDR2存储器阵列中,用户可以对存储的数据进行相应的处理或者直接通过高速DAC回放,系统采用FPGA对各个模块进行控制,采样频率高达1.5GHz,存储深度为256Mbytes,可以被广泛应用于在各种雷达干扰器和数字接收机系统中。     

基于FPGA的CCD切换系统的设计与实现

阐述了CCD切换系统的应用背景、工作原理。介绍了系统的硬件设计以及FPGA的设计,最后总结了CCD切换系统在使用中遇到的问题以及解决方法。