异步N进制计数器的简便设计方法

本文介绍的异步Ｎ进制计数器简便设计方法的原理及其推论,并给出了两个应用实例。     

关于异步N进制计数器的分析方法

在本文中提出对异步N进制计数器的分析方法以及列状态表的基本要点,并以异步七进制计数器举例分析说明。     

2N＋1进制同步循环码计数器设计

本文推导了任意2^n进制循环码计数器的设计公式，并在此基础上分析了2N 1进制同步循环码计数器的构成方法。通过设计实例表明，用此方法设计2N 1进制同步循环码计数器具有使用方便，设计迅速等优点和一定的实用意义。     

异步计数器的设计方法

本叙述了在建立原始状态图后．先求状态方程，再求驱动方程的设计异步计数器的另一方法。     

任意进制计数器设计方法初探

以一组典型的TTL芯片为例,介绍了对于不同的集成计数器芯片,怎样通过反馈复位法,来构成任意进制计数器;最后给出了详细的设计步骤。     

小规模集成电路异步十一进制加法计数器设计分析

采用小规模集成电路作为电路单元进行异步时序电路设计时,除了需要完成设计同步时序电路所做的各项工作之外,还要遵循挑选时钟信号的原则、求解状态方程的原则.本文通过一个设计实例,讨论、分析了异步时序电路设计的一般规律及其特殊的特点.     

对异步计数器电路设计的讨论

本文讨论了在异步计数器的电路设计过程中,当某级电路的时钟CP不满足,求该级电路状态方程时,将此时刻的状态作为任意项处理,从而使设计出的电路达到更简。并以设计8421BCD码十进制计数器为例,说明了设计方法和步骤。     

异步计数器设计的新探讨

本文运用真值表、函数表达式、逻辑图、卡诺图等逻辑代数的知识,对异步计数器的设计方法进行了探讨。     

异步二进制可逆计数器的设计

通过对异步二进制加法，减法计数器的分析，进一步设计出既能完成加法计数又能完成减法计数的逻辑电路即可逆计数器，并对它进行实验验证。     

用74LS290构成任意进制计数器的方法

计数器是数字系统中的应用最广泛的时序部件,74LS290是一个典型的集成异步计数器.本文从74LS290的结构和功能出发,介绍采用74LS290构成任意进制计数器的方法.     

异步十进制可逆计数器的设计

通过对异步十进制加法、减法计数器的分析 ,进一步设计出既能完成加法计数又能完成减法计数的逻辑电路即可逆计数器 ,并对它进行实验验证     

同步六进制计数器的重新设计

对文献（１）中同步六进制计数器进行改造,使之成为容易分辨的同步六进制计数器。     

基于Multisim的二十四进制计数器的设计和仿真

Multisim是知名的EDA软件之一,用它可以准确地对电路进行设计和分析。在Multisim环境下,设计了二十四进制计数器,并进行了仿真作为例子。结果表明,使用Multisim软件可以方便搭接电路,完成仿真效果,不仅可以提高设计效率,而且可以保证设计质量。     

基于MSI的任意进制计数器的设计

介绍了利用数字中规模集成电路的控制端功能实现任意进制计数器的方法。并以74LS160为例分别介绍了反馈清零法、反馈置数法和级联法。并对几种方法的优缺点进行了比较。     

基于74LS160计数器的仿真设计与制作

计数器是数字系统中常用的器件。运用仿真软件模拟和搭建实际硬件电路的两种方法,对中小规模集成计数器74LS160构成的十二进制计数器的设计方法进行演示、分析和归纳,能够加深学生对数字系统中计数器相关知识的理解,提高学生的数字电路设计能力和动手能力。     

用模N计数器实现模M计数器两种方法的差异分析

对用模N计数器实现模M计数器两种方法（复位法和置位法）的差异作出详细的理论比较,无论是在计数器电路的分析,还是设计中,都具有实际的意义。     

关于组合逻辑电路的设计

讲述如何用小规模及中，大规模集成电路设计组合逻辑电路，并举例说明。     

GAL中异步清零D触发器的实现方法及应用

GAL可编程序芯片内部输出宏单元的D触发器清零必须用同步时钟，但许多电路要求异步清零，本文介绍一种在GAL内部自构造D触发器的方法解决了异步清零问题，并给出计算机组成原理实验仪的进位电路与零位电路设计实例。     

同步计数器快速进位电路的设计方法

以J-K功能触发器和D功能触发器构成四位同步二进制及十进制正向计数器为例 ,论述了同步计数器快速进位电路的设计方法。