基于内嵌Cortex-M3内核FPGA的等精度频率计设计

为了提高频率计的测量精度和系统性能,解决在传统的频率计中无法实现高低频率等精度测量的情况,采用京微雅格公司的M7系列FPGA,设计了一种基于SOPC技术的等精度多功能频率计。该频率计以内嵌Cortex-M3内核的FPGA芯片为控制核心,通过对FPGA模块和Cortex-M3内核部分的设计,并借助AHB接口的FIFO实现FPGA与Cortex-M3内核之间的数据通信,完成了1Hz~50MHz范围内等精度频率计的设计。通过Model Sim软件仿真和硬件实测表明,该频率计可以完成等精度频率和占空比的测量功能,具有精度高、实时性好等特点。     

一种新型频率计的设计

频率计的测量精度随着被测量信号频率的降低而下降,而等精度频率计既具有较高的测量精度,又能在整个频率范围内保持恒定的精度.本论文采用EDA技术结合硬件描述语言VHDL对频率计系统进行设计,分析了等精度频率计测量频率的原理,给出了其硬件设计方案及实验结果.     

基于EDA技术的多功能等精度数字频率计的设计

在对三种测频方法进行分析的基础上,介绍了基于EDA技术的等精度测频原理.给出采用AT89C51实现控制并通过FPGA来设计多功能等精度数字频率计的具体方法.该频率计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求.     

微电脑频率计

基于传统的频率计设计复杂、操作繁琐的问题,提出了一种基于单片机的简单可靠、小型化频率计的设计方法.这种单片机的使用,使得频率计的电路更加简单可靠,而且电路完成功能的精度更高.     

MAXPLUS Ⅱ环境下的频率计设计及其完善

文章根据电子设计自动化中频率计的计频原理,结合一些具体的仿真波形,介绍了提高频率计精度的方法,通过完善使得电路计算出的频率值更为精确且易于理解.进而介绍拓展可测信号频率的范围的方法.扩大了频率计的应用范围.     

基于全相位FFT的高精度频率计设计

给出了频率计硬件系统和软件系统的设计方案,又对实验结果进行了详细的分析,最终验证设计达到了预期的目标,得到一个精度高、体积小,能够迅速准确地测量低频和高频的频率计。     

数字频率计的设计

文章介绍了以单片机89C51为核心的一种数字频率计的设计方法.该频率计实现频率量程的自动切换,具有较高设计精度.     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

基于CPLD的4位数字频率计的设计与实现

随着电子设计自动化技术的不断提高,利用CPLD器件来实现各种数字系统,已经成为一种需要。为了提高数字频率计的精度与可靠性,提出采用Altera公司的EPM240T可编程逻辑器件对4位数字频率计进行设计。该数字频率计包括基准时钟模块、计数控制模块及显示输出模块三大部分。在设计过程中实现了硬件的系统与软件的功能,利用modelsim软件对频率计的功能进行仿真,结果准确;同时也对实际的外部信号进行了硬件系统测试,通过LED数码管读取到了准确的频率数据。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

数字频率计的测量误差

基于通用计数器组成的数字频率计的测频原理,分析了数字频率计普遍存在的测频误差:标准频率误差和量化误差.由于标准频率误差由标准频率源的频率准确度和稳定性决定,通常选用准确度和稳定性很高的石英晶体振荡器构成,其频率精度可达10-9量级及以上.因此,数字频率计的测频误差主要取决于量化误差(±1误差).通过探讨量化误差与被测频率和闸门时间的关系,给出了减小测频误差的基本方法.     

等精度频率测量方法

本文主要论述了利用FPGA (Field Programmable Gate Array,现场可编程门阵列)进行测频计数,单片机实施控制实现频率计的设计过程.该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点.等精度的测量方法不但具有较高的测量精度,而且在整个频率区域保持恒定的测试精度.     

基于CD40110芯片的数字频率计设计

介绍了一种频率计的开发过程，采用多功能、高集成度的CD40110芯片简化电路，通过对CD4060芯片时序分析，获得了理想的控制脉冲组合，解决了实训项目中的延迟时间和竞争冒险问题，从而设计出简单实用和调试方便的频率计。     

基于单片机的智能数字频率计的设计与实现

传统频率计主要以硬件电路为主,测试不同信号频率需要手动切换量程。采用以单片机为核心设计的智能频率计,利用软件自动调整闸门时间,实现量程的自动切换。实际电路测试证明该频率计电路简单、精度较高、工作稳定可靠。     

基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。     

青海省第二届电子设计大赛——数字频率计的设计

青海省第二届电子设计大赛,共有五个选题,分别是：音响放大器,宽频带放大电路,多路温度控制电路,数字频率计和光控LED显示电路.本文主要讨论了本届电子设计大赛的选题之一：数字频率计的设计.     

用PLD器件ispLSI1016实现数显频率计

本介绍利用ispLSI1016芯片设计一个6位数字频率计，如何将频率计的逻辑电路部分编辑到可编程逻辑器件ispLSI1016中。     

基于YL-291模块的数字频率计电路设计与搭建

随着电子信息产业的发展,频率的测量在科技研究和实际应用中的作用日益重要。考虑到YL-291模块中单元电路模块的数量与功能,利用YL-291模块设计与搭建频率计电路,搭建后的频率计可以测量5 V信号的频率,频率测量范围为1~999 999 Hz,即接近1 MHz的信号频率。     

用Z——80单板机测量重力加速度

1、引言 目前,各高等院校物理实验室用于测量重力加速度的实验装置如图(1),直立的支柱D,上端有一个电磁铁M,可以吸住小球B,电磁铁与光电门E_1,E_2及计时的数字频率计T,可以联动,打开开关,电磁铁断电,小球下落,同时频率计开始计时,当小球通过一个光电门时,计时终止,频率计上的示数,即小球从静止开始下落到达光电门的时间,从     

一种新型频率计的设计

本介绍了一种应用单片机和高速逻辑器件设计宽频高精度频率计的方法,并讨论了采用硬件定时和采用软件同步的问题。