一种视频重建滤波器及放大电路的设计

模拟数据进行数字转换后会出现混叠噪声,而数模转换则会存在毛刺噪声。在视频应用中,需要经过重建滤波器对输出进行平滑滤波,以消除采样引起的混叠噪声和数模转换精度不够引起的毛刺噪声。本文设计了一种4阶巴特沃斯低通滤波器作为视频重建滤波器。重建滤波器之后的信号需要进行放大及驱动才能使用,我们使用MAX4090在重建滤波器之后驱动视频信号。     

噪音转换器

我想发明一种“噪音转换器”,它具有吸收、转换、输出3种功能。吸收器有遥感装置,方圆几十里范围发出的噪音都会被它吸收;在转换器里,讨厌的噪音经过它的过滤,会被分解成高、中、低音,然后按程序重新排列,最后在输出器成为各种美妙的旋律。     

基于蒙特卡洛的CMOS电路节能设计方法

针对CMOS电路状态转换试验中诸多无用转换导致异常能耗问题。提出一种基于蒙特卡洛的CMOS电路节能设计方法。计算CMOS电路无时延平均功耗与有时延平均功耗之间的切换规律,计算电路功耗最低值,将最低值对应的状态转换时间设置为蒙特卡洛推算中的变量,通过蒙特卡洛推算调整状态的转换次数,降低动态能耗和状态转换过程中的能量消耗。通过实验证明,所提方法对CMOS电路节能设计效果较好,能够有效地降低大型CMOS电路能耗。     

通信系统时钟电路抖动及相位噪声分析

通信系统中的时钟电路为整个系统的工作提供了基本参考时钟,主要用于实现收发数据同步和信号采样等功能。随着通信系统中的时钟速度的提高,多时钟频率以及多输出电平模式的设置,对时钟电路相位噪声和抖动的分析尤其重要。文章从理论上分析了时钟抖动产生机理、统计特性、计算方法以及抖动与相位噪声之间的关系,并从实践角度总结提高时钟质量,降低抖动和相位噪声的方法。     

嵌入式技术在测试仪器设计中的应用

本文介绍了应用嵌入式单片机C8051F020设计用于测试仪器的设计过程。涉及到DC/DC电源模块、RS232及RS422串行接口、温度传感器、实时时钟、显示屏及薄膜开关等电路,使用PROTEL99软件分别绘制出了DC/DC电源模块及现场测试仪的原理图及印刷电路板图、焊接、调试出可以由6￣12V输入电压转换出3.3V及5V输出电压的DC/DC电源模块,利用DC/DC电源供电给现场测试仪。实现了串行接口通信、时钟同步、温度监测及文本显示等功能。     

浅谈变频多联式家用中央空调系统的降噪设计

空调使用过程中由于各种因素的影响可能会出现噪音等情况。本文针对噪音的出现情况进行了探讨,同时为降低噪音进行了一定的研究,最后提出了一些降低家用中央空调系统噪音的方式以及措施。     

数控电压源的设计与制作

本作品电压部分的主要控制器件是LM2576-ADJ,并且通过调节相应的电阻来调节输出电压大小;控制部分利用AD0832将模拟量转换为数字量向单片机提供信息供其处理。本系统由整流滤波模块、电压输出模块、AD转换模块、单片机系统、数码管显示模块、测温模块组成,各模块相互作用进而搭建成一个稳定的数控电压源。该作品具有输出电压稳定、功耗低、自带降温系统等优点!     

基于CPLD的高频电路多功能时钟模块设计

文章介绍了一种基于CPLD的高频电路的多路不同频率同步时钟输出模块的设计方法,采用单一高频时钟作为时钟源输入,通过CPLD的分频电路设计实现输出多路不同频率同步时钟,利用有限状态基设计实现CPLD的外部控制接口,实现对CPLD输出时钟频率的任意调节。有效满足复杂的高频电路设计中需要提供多路不同频率同步时钟的要求。     

输气场站噪音的主要来源以及应对措施

针对输气场站噪声超标带来的影响问题,本文主要以山东天然气输气管网为例,通过分析和研究输气站场噪音产生机理,总结得出机械振动和流体动力学产生的噪音是输气场站噪音的主要来源,随后根据噪音的产生机理和来源部位,进行了深入研究,提出了几点降低噪音的应对措施,在山东天然气输气管网进行的实际应用结果表明,调压阀内部空间结构的调整以及玻璃纤维等隔噪材料的使用,可以有效的降低输气管道噪音,该研究成果可为天然气输气站场降噪音方面提供一定的指导。     

航空器液压系统噪音、振动与控制

噪音是液压系统不可避免的一种现象,噪音不属于系统故障,但噪音往往伴随着出现振动,噪音和振动会降低航空器的舒适性,也会引起液压系统部件损坏,甚至危机飞行安全。使用中加强液压系统的检查和维护,从部件装配、管路铺设与固定等因素减少系统的噪音和振动。     

基于冗余抑制技术的十进制计数器设计

本文从抑制时序电路中的冗余状态、时钟信号冗余跳变产生的额外功耗出发,提出了一种低功耗十进制计数器的新设计。用PSPICE程序模拟证实了这种十进制计数器具有正确的逻辑功能．并且节省功耗明显。     

Verilog编程艺术

《Verilog编程艺术》更加注重Verilog编程的方法论和实用性,深入地探讨编码风格、语言特性、简洁高效和时钟复位等实际问题,深入探讨如何避免使用易混淆和易错误的语句,如何避免前后仿真不一致,如何充分发挥Verilog-2001的特性。     

微芯低功率Δ-ΣADC新品适用于汽车感应器接口

美国微芯科技(Microchip)低功率、高解像度Δ-Σ(Delta-Sigma)ADC系列再添新品,MCP3550据称是目前市场上功率最低、体积最小兼配备高于16位解像度的ADC。新款的22位器件采用八引脚MSOP封装(3.1×3.1×1.18mm),可在低至120μA的典型电流下操作。此外,新器件可抑制50Hz和60Hz行频的噪音,为消费性、工业、电池供电及便携式设备提供高度精准的测量。MCP3550ADC的积分非线性(INL)典型值为±2ppm,在5V电压下最大功耗为0.6mW,最低输出噪音则为2.5微伏特均方根(RMS)。新器件可抑制50和60Hz行频下高于120分贝的噪音,使测量工作不受来自…     

方正书版9．0系统的一种高质量图文混排输出技术

介绍了一种方正书版9.0系统的高质量插图技术。首先将作者软盘投稿中的插图用Word97或Origin等软件进行规范化处理；然后用Acrobar将图片文档转换为PDF文件，利用其“导出”功能生成EPS文件；最后用方正书版的PS命令调用EPS图片实现图文混排，在大样中预览或用PSP Pro软件打印输出。实践证明，图文混排输出后插图具有很高的清晰度，图中文字符号的输出效果也与正文相同。该方法简单易行、效率高，避免了使用扫描仪时图像清晰度不高和使用其他方法时图像格式转换后再“植字”的缺点，完全能满足科技期刊高质量     

时钟与SDH网同步性能应用研究

依托中国移动建立的时钟同步网,根据传输网目前和以后的发展,采用主备2路时钟的跟踪方式(综合楼、二枢纽),全网跟踪G.811基准时钟;汇聚层以上的网元采用扩展SSM协议,以提高跟踪质量,接入层网元采用禁止SSM协议,设置时避免互跟现象的发生;密切关注时钟跟踪链的长度,以避免时钟在传递过程中劣化,如果时钟链拉长,可从上游站采用禁止SSM信息的方式,使时钟信号经整大后再进行向下游站传递,整形再生。     

芯片功耗的来源与量化分析

1,芯片功耗的主要来源C M O S电路中功耗的分布可以分为两部分,由漏电和其它静态电流导致的静态功耗和由短路电流和对负载电容充放电引起的动态功耗。这两部分中共有三种最主要的电能消耗形式:跳变损失、短路损失、漏电损失。2,跳变损失跳变损失是由电容的充放电引起的,这部分功耗在整个电路中占控制地位在0.18μm工艺水平下,这部分功耗占处理器总功耗的70～80%。图1描述了对于一个最简单的反向器电路跳变损失发生的全过程,其中Cload表示电容。图1由反向器看跳变损失的过程让我们考虑输入信号出现两次变换的一个完整的时钟周期,如图(a)。…     

基于硬件实坝的七分频电路设计

在数字系统中,每个模块需要的时钟频率一般是不相同的,通常采用分频的方法由系统时钟得到所需频率。文章设计一个七分频电路对占空比为1∶1的时钟信号F进行分频,输出的七分频信号的占空比仍为1∶1。用卡诺图分别计算使用上升沿和下降沿触发的分频电路,为了使分频电路容易实现,并有波形均匀等优点,采用计数器来设计。设计采用Multisim进行电路仿真设计,并用Modelsim se 6.2书写Verilog程序并且仿真验证。     

基于单片机的监测分站I/F转换板的技术改进

由于早期的I/F转换板采用分离器件制作,其功耗大,电流转换为频率的误差大,转化速度慢,这给监测分站的电源、测量精度及快速测量等带来一系列问题。为了减小其功耗,提高转换精度本文采用单片机技术对监测分站I/F转换板的技术进行研究。     

基于开关电容的低失调电流采样电路设计

本文介绍了一种基于开关电容的低失调电流采样电路,采用电阻采样技术,通过时钟开关控制开关电容积分器,周期性的将运放的失调电压反馈到主环路进行负反馈调节,从而降低运放的失调电压对输出电压的影响。HSPICE仿真结果表明,该电路能够将输出失调电压降低到总输入失调电压的0.08%以下。该电路已经成功运用在0.36um工艺下的12通道电源管理芯片中,性能可靠。     

基于局部优先编码及超前求和方法的并行AD转换器

相比于其他方法实现的AD转换器,并行AD转换器由于具有非常快的转换速度而被应用在像视频转换器和高速信号采样等对速度要求非常高的场合。这种高转换速度是使用大量的硬件电路,且占用较大的芯片面积实现的。本文提出一种并行AD转换器设计思路,通过将AD转换信号前端比较器输出的数字信号分组后,对每组信号采用局部优先编码,并对编码后输出的信号进行修正,然后通过超前加法器进行快速累加,从而得到最终结果。通过对比较器输出数字信号的分组处理,能在保障转换速度的前提下,减少使用硬件电路的数量。