基于0.6μm CMOS工艺的限幅放大器设计

提出了用于SOH系统SIM-4速率级光接收机中主放大器的CMOS限幅放大器的设计方法。此限幅放大器由输入缓冲、主放大单元、输出缓冲、偏置补偿电路四部分组成。当限幅放大器工作在622Mb／s，输入动态范围为47dB，50Ω负载上的输出限幅在900mVpp刑用5V电源供电，功耗约为70mW。     

新型的CMOS分布放大器的设计

利用06微米CMOS技术设计了一种新型的CMOS分布放大器。介绍了分布放大器的原理。利用HP—ADS软件仿真和设计了一个四级CMOS分布放大器。设计中使用了一系列片上螺旋电感。测量了分布放大器的S参数。对实验结果进行了分析和讨论。     

基于0.18 μm CMOS工艺的低噪声放大器设计

为了提高接收机的性能,基于台积电公司0.18 μm CMOS工艺设计了低噪声放大器.从晶体管模型出发,分析了阻抗匹配,采用源端负反馈和提高输入匹配的电感Q值来降低噪声.通过电路的共源共栅结构搭配电路,消除密勒电容,提高电路性能.     

晶体管低频放大器的小信号条件

在模拟电子技术中,常遇到低频小信号放大器,但各种有关书籍都未给出小信号的具体量值,造成学生在做有关实验时,盲目地给放大器输入信号而导致得出错误的结论。因此,本文将从工程的观点出发定量地推导出放大器的小信号条件。     

CMOS两级运算放大器设计与HSPICE仿真

本文根据运算放大器的设计要求（单位增益带宽、相位裕量、输入等效噪声、功耗等）,选择电路结构,详细分析了CMOS运算放大器的所有性能参数,使用Levelone模型进行手工计算,设计出器件的几何尺寸,最后通过Hspice仿真软件给出了性能指标的仿真结果。     

应用QFN封装的CMOS运算放大器芯片设计

设计了一种提高晶圆利用率和产出的小尺寸CMOS运算放大器贴片封装工艺。采用两级放大电路实现大功率输出,按照CMOS制造工艺要求,在16μm×16μm设计折叠型7层版图的集成电路,按照QFN封装的特点增加散热能力。测试结果证明,该设计电性能好,达到CMOS制造工艺的技术要求。这种创新设计的版图面积和芯片体积小、质量轻、集成度高,可降低芯片的工业制造成本,对解决晶圆利用率低和产出低的问题具有实践价值。     

负反馈放大器实验的探讨

分析了电压串联负反馈放大器理论与实验测量中的别,指出实验教材测试电路中存在的问题,并完善了实验电路。     

2.4GHz CMOS低噪声放大器的设计

基于0.18μm CMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2.4GHz低噪声放大器(LNA)电路.分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,在5.4mW功耗下功率增益为18.4dB,噪声系数为1.935dB,1dB压缩点为-14dBm.     

利用BASIC处理小信号放大电路问题

本文将计算机的绘图功能应用到电子线路上,并对小信号放大电路中的一些现象及计算用图形的方式来分析,从而加深对其中一些问题的理解。     

基于锁相放大器的微弱信号检测教学实验平台设计

设计了基于数字锁相放大器OE1022型的微弱信号检测教学实验平台,覆盖了微弱信号检测领域的常用技术,可从教学的角度开展多项实验,如强噪声检测弱信号实验、微弱信号多谐波测量实验、微小阻抗测量实验、自跟踪窄带滤波器实验、电阻热噪声测量实验,在教学过程中让学生熟悉、掌握锁相放大技术以及微弱信号检测原理。实验平台也提供了对OE1022自身进行内部噪声分析评估的方法。     

EDA仿真在CMOS射频功放设计教学中的应用

EDA仿真是射频集成电路课程教学的重要教学手段。文章以设计一种应用于交通专用短程通信的5.8GHz射频功率放大器为例,对EDA工具在射频集成电路课程教学中的应用进行了探讨;通过EDA仿真,形象地演示出了电路性能的变化,加深了学生对有源电感补偿的CMOS射频功放的理解和认识。     

低功耗CMOS射频集成电路的设计与研究

文章介绍了目前CMOS射频集成电路中低功耗技术研究所取得的几种成果，评述了其中存在的问题。。最后指出了该领域中未来的研究方向。     

基于0.18μm CMOS标准单元的可编程分频器设计

设计实现了一种应用于IEEE 802.11a收发信机的PLL频率综合器中的可编程分频器.介绍了逻辑综合、版图规划、布局布线等VLSI设计流程的关键步骤,通过将后端信息返标到前端设计工具,生成自定义线负载模型,优化了深亚微米工艺下的设计流程.可编程分频器采用Artisan TSMC 0.18μm CMOS标准单元库设计并流片.芯片内核面积为1 360.5μm2,可工作在100 ~200MHz的频率范围.测试结果表明芯片能够完成精确的分频比.     

低输出功率应用的E类CMOS功率放大器设计(英文)

利用标准的0.18μm6层金属混合信号/射频CMOS工艺设计了一种工作在2.4 GHz频段的全集成E类功率放大器.电路采用两级放大器级联结构,其中驱动级利用谐振技术生成高摆幅开关信号;输出级采用E类结构实现了信号的功率放大.在1.2 V电源电压下,设计的功率放大器最高输出功率为8.8 dBm,功率附加效率(PAE)达到44%.同时,提出了一种E类功率放大器功率控制方法.通过改变进入E类开关晶体管的信号幅度和占空比,在3位数字控制字的控制下,输出功率达到-3～8.8 dBm.所设计的功率放大器可以满足诸如无线传感网络(WSN)和生物遥测等低功率系统的应用.     

CMOS图像传感器中A/D转换器的可测性设计

模拟或混合集成电路设计过程早期 ,应充分考虑电路的可测性。CMOS图像传感器系统集成A/D转换器设计中 ,每级 1.5位结构流水线A/D转换器适合于高分辨率、高速应用 ,同时具有良好的可测性。另外 ,位串行A/D转换器结构也具有较好的可测性 ,可应用于CMOS图像传感器系统     

轴承滚子无损检测中音频特性的研究

在轴承滚子裂纹缺陷无损检测中,对滚子采用敲击激振方法,分析敲击所发出的声音的频谱谱形特征,揭示因裂纹使滚子受激所发出的声音的音频特征的变化规律.