基于FPGA的等精度频率计设计

频率的测量方法有:直接测量法,间接测量法,例如周期测频法、V-F转换法等.基于传统测频原理的频率计的测量精度将随被测信号频率的变化而降低.本设计中采用等精度测频方法与FPGA模块相结合,使得测量频率的范围与精度大大提高.同时FPGA中采用多次测量取平均值的方法完成周期,占空比的测量,系统采用双比较器与双DAC完成了被测信号的幅度的测量.SPCE061A单片机实现按键与测量结果在LCD上进行显示.     

基于EPLD设计的高性能频率计

采用先进的测频技术，以EPLD芯片为基础设计的高性能频率计不仅能够消除直接测频方法中对测量频率需要采用分段测试的局限，而且能够在整个测试频段内能够保持高精度。由于采用EPLD芯片来实现频率测量。该频率计具有高集成度、高速和高可靠性的特点。     

基于VHDL的简易数字频率计的设计与实现

针对复杂大规模可编程器件的特点,提出了一种新的数字频率计的实现方法。在MAXPLUSII开发软件环境下,采用硬件编程语言VHDL,实现了数字频率计的设计。经过仿真,并下载验证,能够实现测频功能。     

基于片上可编程系统的频率计设计

本文介绍了一种应用可编程片上系统设计高精度数字频率计的具体方案,应用单芯片实现高精度测频的目标。文中还介绍了PSoC系统开发设计的基本方法。     

基于嵌入式技术的数字频率计设计

随着电子信息产业的发展,信号作为最为基础的元素,其频率的测量在科研和实际应用中变得越来越重要,而且其测量的宽度和精度要求越来越高。传统的频率测量大多是组合电路和时序电路等组成的,其测量的宽度较窄频率精度偏低,无法适应时代的需求。随着嵌入式技术的发展和成熟,利用嵌入式技术设计频率计比较有优势。本文是基于ARM Cortex-M3为内核的STM32F103ZET6处理器芯片,采用测频法与测周期法相结合的方法设计数字频率计,具有较高的频率测量范围和较高的测量精度。     

基于单片机的频率计设计

频率计是一种对被测信号频率进行测量的电子测量仪器,本文主要介绍以单片机89C52为核心设计的频率计,利用单片机的数学运算功能和控制功能,从而实现测量量程的自动切换,可以同时满足测量精度和系统反应时间的要求。     

基于锁相环的振弦式传感器测频设计

研究振弦式传感器频率测量问题。针对振弦式传感器输出信号微弱、容易受到干扰而造成的测量精度下降问题,提出了一种基于锁相环的新型测频电路,论证了锁相环在电路中在抑制噪声以及提高测频精度的有效作用。锁相环技术用于振弦式传感器测频系统中具有良好的稳态精度和较高的动态性能。     

基于VHDL的智能测频仪实现

本文介绍一种基于单片机+CPLD的智能测频仪设计与实现.本设计采用组合法通过CPLD测频,高频测频率、低频测周期,再通过单片机将所测结果计算并显示.     

基于FPGA的简易数字频率计设计

主要介绍基于FPGA实现数字频率计的几种方法以及数字频率计的基本工作原理,并且利用Verilog语言在Quartus II软件上进行了仿真,本文介绍的数字频率计具有原理简单、成本低、易于实现等优点。     

数字频率计的设计与实现

本文介绍了一种基于AT89C51单片机的数字频率计。该数字频率计利用单片机内部的定时/计数器,配合相应的前置信号处理电路、外围接口电路以及相应的软件可完成待测周期信号的频率测量。