基于D触发器的2N进制循环码产生器的设计

用传统时序逻辑电路设计方法,可实现利用D触发器对2N进制循环码产生电路的设计但设计过程较繁琐,容易出错,针对上述问题提出了一种利用D触发器设计2N进制循环码产生电路的简单方法。     

基于51单片机电子时钟的设计与实现

随着科技的逐渐发展,人们对于生活质量的需求与日俱增,根据实际需求,本文设计了一款基于51单片机的电子时钟。该电子时钟由51单片机、数码管、led小灯以及按键电路等组成,可实现显示时钟显示,12小时/24小时切换显示,可灵活实现小时加、分钟加、秒清零等功能。本设计具有较强的灵活性,可实现性高。     

基于硬件实坝的七分频电路设计

在数字系统中,每个模块需要的时钟频率一般是不相同的,通常采用分频的方法由系统时钟得到所需频率。文章设计一个七分频电路对占空比为1∶1的时钟信号F进行分频,输出的七分频信号的占空比仍为1∶1。用卡诺图分别计算使用上升沿和下降沿触发的分频电路,为了使分频电路容易实现,并有波形均匀等优点,采用计数器来设计。设计采用Multisim进行电路仿真设计,并用Modelsim se 6.2书写Verilog程序并且仿真验证。     

基于Multisim10.1的任意进制计数器的设计与实现

本文介绍了利用集成计数器芯片实现任意计数器的方法,以二十四进制计数器的设计为例,提出利用Multisim10.1仿真软件进行电路过程仿真,帮助学习者建立一个利用仿真平台直观形象的学习计数器应用的方法,可有效提高学习效率。     

浅谈用74LS90设计任意进制计数器

计数器是一个用以实现计数功能的时序部件,它不仅可用来计脉冲数,而且常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能,在电路设计中应用相当广泛。文章介绍一种用74LS90设计任意进制计数器的简单方法。     

数字钟设计中N进制计数器的实现方法对比分析

“数字钟的设计”是高职院校乃至本科院校《数字电子技术》课程设计中的一个重要设计项目,设计方法有许多种,但作为课程设计通常采用中规模集成电路设计组成数字钟,其中带显示的计数器设计是一个重要模块.集成计数器芯片常见的多为十进制计数器和四位二进制计数器,每一种集成计数器的功能和使用方法都不尽相同,本文对比分析了几种不同的中规模集成计数器芯片设计N进制计数器的方案,从而扎实掌握计数器的应用,切实符合数字系统设计要求.     

用D触发器设计循环码计数器的一般方法

导出了使用D触发器构成任意2^n进制循环码计数器激励函数的设计公式，并将逻辑函数修改技术用于任意2N进制循环码计数器，进而推出激励函数设计的一般公式，通过设计实例表明，该设计方法对于设计循环码计数器具有一定的实用意义。     

基于Multisim9对构成N进制计数器仿真的研究

在实际应用中,通常采用直接清0法,将已有的计数器构成所需的N进制计数器。但采用直接清0法构成所需的N进制计数器时,存在过渡状态、复位不可靠或计数显示不完整等问题。文章基于Multisim9对用已有计数器采用直接清0法构成所需的N进制计数器时存在的问题进行分析,进一步研究解决的方法。     

用Verilog HDL实现基于FPGA的通用分频器的设计

在数字逻辑电路设计中,常常遇到一些对时钟分频的需求。本文实现了一种基于FPGA的软件化的分频方法,通过对不同的Verilog HDL语言程序语句进行比较分析和仿真综合。     

基于单边沿触发器的双边沿同步计数器设计

从同步时序电路的逻辑功能入手,介绍了基于单边沿触发器的双边沿同步计数器设计方法,以8进制计数器的设计为例验证了设计的正确性。     

基于Multisim12的数字钟设计与仿真

基于Multisim12平台设计了一款具有整点报时、12或24小时切换、校时、驱动、时分秒显示功能的数字电子钟。晶振秒脉冲电路经过在面包板上实际测试可以实现,其他电路在Multisim12仿真平台可以成功实现。电路结构采用层级化设计模式,清晰明了。10个底层电路采用分立元件实现具体功能。采用分立元件可以检验学生对基本元件知识掌握的情况,以及功能应用的熟练程度度。通过Multisim12软件的仿真,为后续数字钟的实现奠定了很好的基础。     

基于低功耗双边沿T触发器的异步时序电路设计

从T触发器的逻辑功能入手,介绍了基于单边沿T触发器和双边沿T触发器的同步时序电路设计方法,并在分析异步触发条件的基础上,分别给出了基于单边沿T触发和双沿T触发器2n进制异步计数器的设计公式。在此基础上,讨论用双边沿T触发器设计异步时序电路的方法,以十二进制计数器的设计为例验证了设计的正确性。     

数字电子密码锁设计

本文介绍利用数字逻辑电路设计一种电子密码锁,实现对门的电子控制和报警,并且有各种附加电路保证电路能够稳定可靠地工作,有极高的安全系数。     

Multisim软件在全加器电路设计中的应用

全加器是数字逻辑电路中很常用的一个功能电路,Multisim软件是一个兼仿真和设计功能的软件,本文利用Multisim设计了几种全加器电路,二者的有机结合方便了电路的设计,同时也显示了仿真软件不可替代的优势。     

组合逻辑电路设计的课堂教学组织与实施分析

组合逻辑电路是数字电路根据不同的逻辑功能所分划出来的一个种类,组合逻辑电路具有在某个时刻之下,该电路的输出无关电路的原始状态,只由该电路在那个时刻之下所作出的输出而决定的功能特点。组合逻辑电路设计通常分为四个步骤,在进行组合逻辑电路设计教学的时候要对学生的认知规律进行充分的考虑。本文就组合电路设计的课堂教学组织与实施进行了详细的分析。     

带日历时钟的实时温度检测系统设计

电子万年历是单片机系统的一个应用,本设计由硬件和软件两部分组成,硬件由主控器、时钟电路、温度检测电路、显示电路、键盘接口5个模块组成,主控模块用AT89C52、时钟电路用时钟芯片DS12C887、显示模块用LCD、温度检测采用DS18B20温度传感器、键盘接口电路用普通按键完成;软件利用C语言编程实现,单片机通过时钟芯片DS12C887获取时间数据,DS18B20采集温度信号送给单片机处理,然后通过LCD显示阳历年、月、日、时、秒、闹钟、星期、温度。     

一种亮度可调的数字时钟的设计与实现

数字时钟设计方案多种多样。本文介绍了一种基于STC12C4052AD单片机的亮度可调的数字时钟的设计与实现,从软硬件两个角度对系统的设计原理和方法进行阐述,最后电子钟在面包板上成功完成实物制作,达到了设计要求。     

基于CPLD的24路抢答器设计

使用硬件描述语言的,基于可编程逻辑器件(PLD)的数字逻辑电路设计,已逐渐成为数字逻辑电路设计的主流。通过设计常见的多路抢答器为例子,介绍应用CPLD快速设计数字逻辑电路的方法。     

基于FPGA的数字电路时钟处理策略研究

本文分析总结了时钟对数字电路系统设计中以及对整个电路性能和功能的影响。电路系统中对时钟处理应优先考虑同步电路设计,对于一个设计项目来说,在可能的情况下,一定要使用全局时钟。良好的时钟处理策略是任何数字系统长期稳定工作的关键基础。     

基于单片机的多功能数字时钟的研究

本文提出的多功能数字时钟是以单片机、时钟芯片为核心,辅以必要的电路完成的,本系统通过按键来实现数字时钟的实时显示、日历、闹钟等不同的功能。数字时钟在日常生活中,它以价格低廉、小巧、使用方便、走时精度高,而受到广大消费者的喜爱。