基于FPGA的SoC/IP验证平台的应用

基于FPGA的验证平台能够缩短SoC芯片的开发时间,提高验证工作的可靠性,并具有可重用性。利用Xilinx公司的FPGA作为一个基于标准总线连接的IP模块验证平台,并将待验证IP模块综合后下载于FPGA中,通过软硬件协同验证的方法,验证了待测IP模块的正确性。通过介绍SPI模块的验证方法,给出了基于FPGA的SoC/IP验证的软件设计思路。     

基于FPGA云的实时图像处理在线验证平台设计

针对FPGA图像处理算法快速验证问题,设计了基于FPGA云的实时图像处理在线验证平台。平台基于具有FPGA计算加速功能的云服务器搭建,包括硬件逻辑架构和软件驱动框架。其中,前者由图像虚拟捕获模块、图像虚拟输出模块及基于DVP协议的虚拟用户接口构成;后者以OPAE架构为基础,实现用户应用与FPGA逻辑数据交互。该平台以FPGA云服务器上用户图片或视频为激励,图像虚拟捕获模块捕获激励数据,通过虚拟DVP接口发送至用户图像处理模块,处理结果经虚拟DVP接口、图像虚拟输出模块后由软件驱动读取、整合并实时回传,像素时钟100 MHz。经彩色图像高斯滤波在线实验验证,该平台在简化传统验证模式外设架构的同时,能够快速验证用户自定义图像算法模块,提高了图像算法的原型验证效率。     

基于FPGA平台的贪吃蛇游戏开发研究

贪吃蛇游戏是一个简单而大众的游戏,它因操作简单、娱乐性强而广受欢迎。本论文以贪吃蛇游戏的开发为例,着重阐述了基于FPGA平台的游戏开发技术和方法,为后续基于FPGA平台的游戏开发打下良好的基础。整个游戏的开发基于FPGA硬件平台和Quartus II开发环境,游戏的开发中贯穿IP重用的思想,借鉴并重用了已经成熟的VGA显示模块和PS2键盘模块,专注于游戏的核心算法部分的实现。     

浅谈SoC模块级与系统级的验证

SoC芯片通常包含有复杂的数据通路,对复杂的数据通路的验证非常具有挑战性。无线通信SoC中包括很多功能模块,为了验证其复杂的数据通路的正确性,需要对每个功能模块进行模块级的验证。由于SoC验证已经成为整个流程中的重心,所以努力研发新的验证方法及设备,不断完善SoC验证计划和平台是当前的主要任务。以SD控制器和芯片系统(SoC)为例,探讨SoC模块级和系统级的验证,先确定验证策略并编写测试计划,再创建测试平台,最后对复杂的数据进行测试。     

基于FPGA的H.264视频编码芯片验证平台设计

针对H.264视频编码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架.该验证平台主要用于对H.264编码芯片进行硬件模块的验证,从而为整个视频编码芯片的开发提供可靠的依据.该平台基于PowerPC440软核处理器,可使软件模块和硬件模块在同一个平台下真正实现软硬件协同工作.基于该平台实现了多个硬件模块和H.264视频编码芯片的验证,其结果证明了该验证平台的正确性和可靠性.     

FPGA在数字下变频设计中的应用

提出一种基于Xilinx公司Virtex-5 FPGA的高速数字下变频的实现方法,使用system Generator for DSP软件实现IP Core在FPGA中的建模,通过Matlab进行了仿真验证,并下载到FPGA芯片中进行了功能验证,证明该设计集成度高和稳定性强,降低了开发成本.     

具有网络接口的8051片上系统实现

设计基于FPGA高性能,用VHDL语言在其上实现8051单片机IP核和MAC控制器IP核,统一两者接口,再加上总线模块、串口模块等组成一个功能强大的片上系统.该系统以8051IP核为主控制器,通过控制MAC控制器和外接PHY芯片实现网络连接.设计提供了一种使单片机简单、有效接入网络的解决方案.设计基于ISE开发环境,在Xilinx的Vritex-II pro FPGA上实现.     

一种FPGA正弦信号发生器的设计

介绍了基于编程逻辑器件FPGA和直接数字频率合成（DDS）技术构成的正弦波形发生器．其主要模块有频率控制、相位控制、数模转换及正弦波生成等．各模块均通过VHDL语言编程在FPGA上实现,经软件仿真和硬件测试验证达到了设计要求．     

基于FPGA的模拟调制器实现

给出了一种基于软件无线电利用FPGA实现的模拟调制器实验模块的设计方法。介绍了FPGA实现AM调制器的原理,并在DDS基础上,给出了FM凋制器的实现方法。最后对系统功能和性能进行了测试,测试结果满足设计要求。该实验模块是一个基于单片机与FPGA的综合开发实验平台。     

基于FPGA的GPS信息采集与显示系统设计与实现

提出了一种基于FPGA技术的K8051单片机IP核采集与显示GPS信息的新方法。介绍了系统的硬件组成,详细说明了Quartus II原理图文件的设计方法和汇编程序设计流程图,并利用GPS模块、FPGA实验开发板和液晶显示器进行了硬件实验,结果证明了该方法的有效性。     

Integration and verification case of IP-core based system on chip design

In this paper, the design and verification process of an automobile-engine-fan control system on chip （SoC） are introduced. The SoC system, SHU-MV08, reuses four new intellectual property （IP） cores and the design flow is accomplished with 0.35 btm chartered CMOS technology. Some special functions of IP cores, the detailed integration scheme of four IP cores, and the verification method of the entire SoC are presented. To settle the verification problems brought by analog IP cores, NanoSim based chip-level mixed-signal verification method is introduced. The verification time is greatly reduced and the first tape-out achieves success which proves the validity of our design.     

IP核的可重用验证方案研究

在IP产品开发中,验证工作是一个非常关键的部分,高效、可靠、全面的验证工作是IP模块开发成功的保证。本文提出了一种可重用IP核的验证方案,该验证方案的架构是基于面向对象的设计方法,验证模块中采用高级语言程序接口,而不是实际的I/O接口,有利于提高IP设计验证代码的可读性、可维护性、可重用性和可扩展性,提高验证效率。     

可重配置FPGA仿真验证平台的研究与设计

FPGA仿真是确保IC设计正确的重要手段。本文探讨了FPGA仿真技术和ASIC设计FPGA仿真验证流程,介绍了一种新型硬件可重配置的通用FPGA仿真验证平台的设计技巧,解决了用多片FPGA芯片实现ASIC仿真的难题。     

图像缩放IP的FPGA实现

为了降低图像缩放IP的硬件资源占用率并获得最佳的图像缩放质量,采用基于二次函数的三点控制插值算法并利用FPGA实现。阐述该IP的系统架构,重点介绍线性缓存的读写控制和插值算法的优化处理,相比双三次图像插值算法,该IP的FPGA硬件资源占用仅有其一半。     

SoC设计中基于Linux协同验证的研究和实现

对于在SoC设计中大量定制的硬件,需要定制的软件来提供专用的诊断、初始化以及设备驱动程序。因此在整个SoC设计流程中最为关键步骤即硬件与软件整合阶段,提出了基于Linux嵌入式操作系统的验证问题,目的是验证在整个系统环境下硬件的可操作性和软硬件之间的交互问题。     

基于FPGA的UART实现

利用嵌入式技术,使用FPGA实现了多路全双工串口.该系统在接收端和发送端前都加一个具有8个缓冲单元的FIFO,实现内部模块时钟与串口速率匹配,同时,发送波特率和接收波特率等参数能够根据需要来进行相应的配置,并在Altera公司的CycloneⅢ系列FPGA硬件平台进行验证实验结果,该设计完全符合串口通信标准.     

基于FPGA的AES-128加密芯片的设计与实现

介绍了基于Altera公司的系列FPGA的AES-128加密算法的具体实现方案,优化了字节替换,设计了简化结构的列混合/逆列混合变换,最终实现了加解密模块的复用,从而有效减少了硬件资源的消耗.通过在芯片EP1C12Q240C8上的验证,在100MHz工作频率下,数据吞吐率达到256Mbps,而芯片规模不超过30K门.试验表明该方案能够以较少的资源获得较高的吞吐率.     

基于FPGA的数字基带通信方案

该文设计方案采用FPGA(Field programmable gate array,即现场可编程门陈列)来实现数字通信中的时分复用和解复用功能,以三路固定时分复用器的设计为例,介绍了一个基于美国ALTERA公司的EPF10K10LC84 FPGA芯片开发的数字基带通信方案。该方案设计通过时分复用实现多路数据的传输,并采用EDA技术及自顶而下的设计思路。将时分复用主要硬件功能通过编程方式制作在两片FPGA芯片上,以MAX plus II软件为平台,以VHDL语言为工具,并且通过PCM编码电路、译码电路、显示电路等模块进行验证。该方案具有结构简单、成本低、性能稳定、抗干扰能力强的特点。     

最新的SOPC技术与EDA实验教学

本文以清华大学科教仪器厂开发的TPG-EDA／SOPC教学实验平台为例介绍了传统的EDA（电子设计自动化）实验以及最新的SOPC（基于可编程片系统）技术，基于SOPC技术的系统级设计可以使用RISC（精简指令集）处理器软核，用来支持学生各种不同的实验项目。通过使用EDA设计工具，RISC软核处理器的C编泽器以及大量的FPGA（现场可编程门阵列）资源，可以使用或者重复使用IP来完成各种学生感兴趣的实验项目，培养和锻炼学生的系统级设计能力。