2.5Gbit/s 0.35μm CMOS光纤通信用收发全集成电路

采用0.35μm CMOS工艺设计2.5 Gbit/s速率光纤通信用收发全集成电路.发射部分包括复接和激光驱动电路, 完成4路622 Mbit/s随机信号输入、1路2.5 Gbit/s驱动信号输出的功能; 接收部分完成1路2.5 Gbit/s微弱随机信号输入、 4路622 Mbit/s分接输出功能.主要电路包括前置放大、限幅放大、时钟恢复、数据判决和1: 4分接. 测试结果显示, 2.5 Gbit/s光纤通信用发射芯片逻辑功能正确, 激光驱动器输出数据眼图10%～90%上升、下降沿时间分别为211.1 ps和200 ps; 2.5 Gbit/s光纤通信用接收芯片接收灵敏度优于20 mV, 恢复出的数据和时钟分别经过1: 4数据分接和1: 4时钟分频后, 相位抖动的均方根值分别为15.6 ps和1.9 ps. 两芯片均适用于2.5 Gbit/s速率光纤通信系统.     

5-Gbit/s 0.18-μm CMOS单片集成低功耗时钟恢复电路设计

为了使一个10 Gbit/s 2∶1半速率复接器电路能够在无外部提供时钟的环境中工作,需要一个5 Gbit/s时钟恢复电路从一路输入数据中提取出所需时钟.该时钟恢复电路采用3级环形压控振荡器,以克服2级振荡器存在的起振不可靠和4级振荡器振荡频率低的问题;采用鉴频鉴相器来增加牵引范围,以适应由于工艺、电压及温度偏差等原因...     

10 Gbit/s 0.25 μm CMOS 1:4分接器

描述了一种基于TSMC 0.25 μm CMOS工艺设计的10 Gbit/s(STM-64,OC-192)四相位时钟1:4分接器.为了实现最高的工作频率和抑制共模噪声,所有的电路都采用了源极耦合逻辑(SCFL)结构.本分接器的特点是通过采用固定延时缓冲来实现四相位时钟和输出边沿的对准.通过在晶圆测试,该芯片在输入10 Gbit/s 长度为231-1伪随机码流时,分接功能正确.此时所测得的眼图的均方根抖动、上升沿和下降沿分别为11,123和137 ps.芯片面积为0.9 mm×1.2 mm,在3.3 V单电源供电的情况下的典型功耗为550 mW.     

10Gbit/s0.25μmCMOS1∶4分接器(英文)

描述了一种基于TSMC0 25μmCMOS工艺设计的10Gbit/s(STM 64,OC 192)四相位时钟1∶4分接器.为了实现最高的工作频率和抑制共模噪声,所有的电路都采用了源极耦合逻辑(SCFL)结构.本分接器的特点是通过采用固定延时缓冲来实现四相位时钟和输出边沿的对准.通过在晶圆测试,该芯片在输入10Gbit/s长度为231 -1伪随机码流时,分接功能正确.此时所测得的眼图的均方根抖动、上升沿和下降沿分别为11, 123和137ps.芯片面积为0 9mm×1 2mm,在3 3V单电源供电的情况下的典型功耗为550mW.     

一种低功耗的10Gbit/s CMOS1∶4分接器(英文)

采用TSMC0·18μm CMOS工艺实现了一种应用于光纤通信系统SDH STM-64的10Gbit/s1∶4分接器,整个系统采用树型结构,由1个高速1∶2分接器、2个低速1∶2分接器、分频器以及数据和时钟输入输出缓冲组成.为达到优化性能、降低功耗的目标,其中高速分接部分和5GHz1∶2分频器都采用共栅结构、单时钟输入的锁存器;而低速分接部分则由动态CMOS逻辑实现.通过在片晶圆测试,该芯片在输入10Gbit/s、长度为231-1的伪随机码流时工作性能良好,电源电压1·8V,功耗仅为100mW.芯片面积为0·65mm×0·75mm.     

一种低功耗的10 Gbit/s CMOS 1:4分接器

采用TSMC 0.18μmCMOS工艺实现了一种应用于光纤通信系统SDH STM-64的10 Gbit/s1:4分接器,整个系统采用树型结构,由1个高速1:2分接器、2个低速1:2分接器、分频器以及数据和时钟输入输出缓冲组成.为达到优化性能、降低功耗的目标,其中高速分接部分和5 GHz 1:2分频器都采用共栅结构、单时钟输入的锁存器;而低速分接部分则由动态CMOS逻辑实现.通过在片晶圆测试,该芯片在输入10 Gbit/s、长度为231-1的伪随机码流时工作性能良好,电源电压1.8 V,功耗仅为100mW.芯片面积为0.65 mm×0.75 mm.     

基于FPGA的10 Gbit/s伪随机序列测试装置

介绍了一种基于FPGA的可编程SONET OC-192 10 Gbit/s伪随机序列发生器和比特间插入奇偶校验码BIP-8的误码测试仪.该误码测试仪为并行反馈结构,可生成PRBS序列长度为27-1,210-1,215-1,223-1和231-1,通过SFI-4接口,采用10 Gbit/s收发一体光模块,其工作速率可达10 Gbit/s.在OC-192帧同步调整电路中,采用STM-64/OC192二分查找法的帧同步法,显著提高了帧同步速度并减少了帧同步逻辑的复杂度.该系统可作为一种低成本的测试仪评估OC-192-设备与器件,以取代昂贵的商用PRBS测试仪.     

20 Gbit/s低功耗0.18 μm CMOS 1∶2分接器

采用TSMC 0.18 μm CMOS 工艺实现了一个20 Gbit/s 1∶2分接器,分接器由主从从、主从D触发器和数据输出缓冲组成.D触发器单元采用动态负载结构,其偏置晶体管采用单时钟输入的共栅结构.动态负载结构的触发器工作速度更快因为它减小了输出点的冲放电时间,而且由于工作时电流处于开关模式,其功耗更低.另外,触发器中采用交叉耦合的正反馈三极管对,加快了整个电路的速度.通过在片晶圆测试,该芯片在输入20 Gbit/s、长度为223-1的伪随机码时工作良好.功耗仅为108 mW,芯片面积为475 μm×578 μm.     

20Gbit／s低功耗0．18μm CMOS1：2分接器

采用TSMC 0.18 μm CMOS 工艺实现了一个20 Gbit/s 1∶2分接器,分接器由主从从、主从D触发器和数据输出缓冲组成.D触发器单元采用动态负载结构,其偏置晶体管采用单时钟输入的共栅结构.动态负载结构的触发器工作速度更快因为它减小了输出点的冲放电时间,而且由于工作时电流处于开关模式,其功耗更低.另外,触发器中采用交叉耦合的正反馈三极管对,加快了整个电路的速度.通过在片晶圆测试,该芯片在输入20 Gbit/s、长度为223-1的伪随机码时工作良好.功耗仅为108 mW,芯片面积为475 μm×578 μm.     

10 Gbit/s PON系统突发模式前置放大器设计(英文)

针对无源光网络(PON)设计了10 Gbit/s的突发模式前置放大器. 为了获取大动态范围和快速响应,电路采用DC耦合结构,并设计了一种反馈型峰值检测单元以实现自动增益控制与阈值提取功能. 利用调节型共源共栅(RGC)结构的输入级单元减小了电路的输入电阻,使得包括光检测器电容在内的大寄生电容与电路的主极点相隔离,从而提高了带宽. 该前置放大器采用低成本的0.13 μm CMOS工艺实现,芯片面积为425μm×475μm,总功耗为23.4mW. 测试结果表明,电路的工作速率范围在1.25 ～10.312 5Gbit/s,可提供64.0 dBΩ的高跨阻增益与54. 6 dBΩ的低跨阻增益,输入动态范围大于22.9 dB. 等效输入噪声电流为23.4 pA/Hz1/2. 该放大器可满足10G-EPON与XG-PON的相关指标.     

12 Gbit/s用于光纤传输系统的GaAs HBT限幅放大器

用2μmGaAs HBT工艺实现了12 Gbit/s用于光纤传输系统的限幅放大器.整个系统包括一级输入缓冲、三级放大、一级用于驱动50Ω传输线的输出缓冲和失调电压补偿回路4个部分.采用双电源供电,正电源为2V,负电源为-2V,功耗为280mW.小信号增益大于46dB,输入信号比特率为12 Gbit/s时,在输出电压幅度保持恒定(单端峰峰值400 mV)的条件下,输入动态范围约为40dB。眼图性能良好.芯片面积为1.15mm×0.7 mm.     

FPGA实现的一种SHA-1优化杂凑算法(英文)

为了满足实际应用中对算法速度以及能耗的需要,提出了一种优化的SHA-1算法.该算法将环展开与预处理2种方法相结合,通过在迭代过程中引入中间变量,并且对中间变量进行预先计算,使原本单线程的运算能够多线程地并行运行.这种并行性缩短了散列函数操作的关键路径,将循环周期从原来的80缩减到了41,运算速率得到了提高,运算时所需的芯片面积也得以减少,从而降低了能耗.该算法在FPGA中硬件实现时的吞吐率高达1.2 Gbit/s,时钟频率最高为91 MHz,在吞吐率与时钟频率方面取得了较好的平衡.仿真结果表明,与其他SHA-1的改进算法相比,该优化算法在没有影响经典算法安全性的基础上,获得了较高的吞吐率和较快的速率.     

11.6-GHz 0.18-μm CMOS锁相环电路

利用截止频率为49GHz 的0.18-μm CMOS工艺,设计实现了11.6-GHz锁相环电路.该电路由模拟乘法鉴相器、单极点低通滤波器及采用可变负电阻负载的三级环形振荡器构成.在片晶圆测试表明,该芯片在输入速率为11.6 GHz、长度为231-1伪随机序列的情况下,恢复时钟的均方根抖动为2.2 ps.锁相环的跟踪范围为250 MHz.环形振荡器在偏离中心频率为10 MHz处的单边带相位噪声为-107 dBc/Hz.在锁定条件下,锁相环在偏离中心频率为10 MHz处的单边带相位噪声为-99dBc/Hz.芯片面积为0.47 mm×0.72 mm,在1.8-V电源供电下,功耗为164 mW.     

开创我国“信息高速铁路”时代的3.2Tbit/s波分复用（WDM）光网络技术——记中国电信高速宽带光网络应用创新工作

随着国家宽带、三网融合、物联网等重大战略的实施,作为支撑国家信息化发展的核心基础设施,宽带光网络呈现高速率、大容量发展趋势。过去几年,我国宽带用户数年均增长1500万左右,光纤到户（FTTH）等技术的普及又显著提高了单用户接入带宽,中国电信核心网络带宽持续以每年60%～80%速率增长,现有基于C波段（1528nm～1565nm）单波道10Gbit/s速率的800Gbit/s（80×10Gbit/s）光波分复用（WDM）传输系统已无法满足需求,单波道40Gbit/s速率、总容量达3.2Tbit/s（80×40Gbit/s）的WDM系统成为新一代骨干光网络的最佳选择。3.2Tbit/s WDM系统可在一对光纤中满足1亿人双向同时通话（64Kbit/s×5000万×2）,堪称＂信息高速铁路＂。     

城域网波分系统中的一种多业务接入方法

城域网WDM系统要求接入多种信号速率和格式,以满足用户的要求.文章提出了一种波长转换板的设计方法,使用ADN2817自适应提取12.3 Mb/s-2.7 Gb/s之间任意速率信号的时钟.还介绍了使用参考时钟测量接入信号速率的方法,这会在系统维护时带来较大的方便.     

“电流”的种类及其计算

一、金属中的电流当金属导体两端有电压时,导体内部的自由电子在电场力的作用下定向移动形成电流. 在导体中除了电子定向移动外,还有电子的热运动,那么它们之间分别有何特点呢? 1.自由电子定向移动速率:它与导体中的电流强度、截面大小以及自由电荷的密度有关.通常电路中其数量级仅约10~10-5mm/s,这一结论是如何得出来的?     

0.35μm SiGe BiCMOS 10Gb/s激光驱动芯片设计(英文)

讨论一款基于SiGe BiCMOS工艺工作速率为10 Gb/s激光驱动芯片的设计.该激光驱动芯片包括输入缓冲、驱动放大电路和输出级电路3个部分.输入缓冲、驱动放大电路采用电流模电路,满足高速数据传输和放大的能力.输出级电路结构采用新型的MOS-HBT共源共栅结构可以降低米勒效应减小输入电容,从而使激光驱动芯片工作在10 Gb/s时也能达到良好的性能.主电路电源电压为3.3 V,输出级电路供电电压为5.5 V,确保激光器有足够的电压摆幅.芯片总面积(包括焊盘)为600μm×800μm,,测试表明当输入10 Gb/s的非归零随机码,输出级电源电压为5.5 V时,电路总功耗为660 mw,在50 Ω负载上可以提供3 V的驱动电压(相应的驱动电流为60mA).测试眼图清晰,可以很好地满足SDH STM64/SONNET OC192和10 Gb/s以太网的模板要求.     

基于OptiSystem的WDM越洋系统的设计

波分复用是长距离通信系统的技术之一,具有单信道速率快、通信容量大等优势。本文采用波分复用技术组建了16个信道,单信道速率12.3Gbit/s,总通信容量达到196.8Gbit/s的超大容量长距离越洋光纤通信系统。本文先对波分复用系统的关键技术做了介绍,包括光放大技术、色散补偿技术以及非线性效应的抑制技术。然后用OptiSystem软件搭建了通信系统,对系统的各个重要部分做了介绍,并通过对参数的分析,得到了理想的结果,验证了本文所设计的系统的可行性和正确性。     

基于AT89C51单片机的60-2曲轴位置信号发生器设计

在分析磁电式60-2曲轴位置传感器工作原理的基础上,从时钟复位电路、单片机与D/A接口电路、双极性电压输出电路和软件设计等方面,设计了以AT89 C51单片机为核心芯片的信号发生器,它能生成汽车上磁电式60-2曲轴位置传感器信号.在汽车维修时,可以在不着车的情况下检测EC U的工作状态.     

ADSL宽带接入技术的研究和应用

介绍了ADSL(不对称数字用户线)的基本技术及其广阔的应用前景,并对基于计算机网络和ATM方式接入网这两种网络接入方法进行了讨论.指出ADSL作为一种新的手段,在现有的双绞线上提供了1Mbits/s的上行速率和8Mbit/s的下行速率.且具有投入少,网络结构简单,使用时不影响电话功能等优点.