基于FPGA的VGA图形控制器设计

现在,随着整个电子科技的不断进步,FPGA也不断得以发展,直至成为当今硬件设计的首选之一。利用FPGA设计的VGA图形控制器,可实现彩条、图像的显示,并可实现FPGA器件对显示器的单片控制。本文基于FPGA和VGA的概念和基本原理,分析了基于FPGA的VGA图形控制器设计思路和具体设计,最后探讨了基于FPGA的VGA图形控制器的设计中需要注意的问题。     

一种基于FPGA的高精度浮点运算处理器系统

本文叙述了基于Spartan3型FPGA的流水线浮点处理器的设计。它是运用在设计流水线数据路径的新的控制器,这种设计提供了高水平的API和FPGA编程。控制器在处理器的设计中加上了多线程和网络,还有SIDM处理。FPGA实现高精度浮点运算是基于RUMP算法的有效实现的基础上的,RUMP算法是计算两个向量的点乘,其精度和运用包括不标准素数的单精度操作的双精度处理器。基于FPGA的处理器的性能超过了浮点DSP机。本设计提供了对FPGA的浮点系统的真实估计。     

MATLAB对QuartusⅡ复杂仿真功能的增强与应用

本文介绍了在EDA设计中MATLAB软件对仿真功能增强的方法,通过FPGA实现的自适应滤波器来说明它与QuartusⅡ软件联合完成在FPGA设计中复杂仿真的全过程.本论文应用中使用MATLAB 6.5,完成设计仿真的软件是ALTERA公司的QuartusⅡ5.0,FPGA设计选用的芯片FLEX10K系列的EPF10K70RC240-4.由于MATLAB其功能比较强大,将越来越多地应用在实际工程中解决问题.     

整合电子系统级设计的FPGA系统开发流程

本文针对目前日益复杂的包括软件和硬件设计的FPGA系统设计开发,提出了整合电子系统级设计的FPGA系统开发流程,从而提高了FPGA系统设计开发的效率。     

基于FPGA设计的综合技术分析

综合在FPGA设计中起着决定性作用.本文详细分析了RTL代码与RTL电路的映射关系,介绍了 DC综合器的综合约束标准,总结出FPGA综合设计的参考原则.     

基于FPGA数字PID控制器的实现

利用FPGA开发技术实现智能控制器算法的芯片化,降低计算机故障对控制系统的影响,提高PID控制器的可靠性。本文根据FPGA设计结构类型和特点,提出一种基于FPGA改进型并行机构的PID控制器设计方法。在PID算法与FPGA的运算器逻辑映像过程中,采用补码加法器代替减法器设计,增加整数运算结果的位扩展处理,完成了包括算法顶层模块的积分分离处理,底层浮点加法、浮点乘法、浮点数与整数的转换等多个底层模块的实现。设计通过硬件在回路仿真对所设计的PID控制器进行验证,仿真与测试结果表明算法的有效性与正确性。     

一种基于FPGA的硬件神经网络设计方法

在FPGA硬件神经网络设计中激活函数的实现和数据表示方式是两个难点。本文提出了用非线性函数和21位定点法相结合来实现激活函数的逼近算法,采用源码定点表示法实现数据的硬件表示,明显减少了FPGA的资源占用,降低了激活函数逼近算法的复杂性和实现难度,最后,给出实际FPGA硬件神经网络设计实例并进行了仿真验证。     

基于FPGA与CY7C68013A的USB接口系统设计

为解决PC104与基于FPGA的高速数据采集系统的数据传输,USB2.0接口实现了PC104和FPGA的通信。本文介绍了USB控制器CY7C68013A的特性,阐述了通过Verilog HDL语言设计FPGA对USB控制器的访问控制操作、USB控制器固件程序设计、USB驱动程序设计及PC104端的应用程序设计。结果表明,FPGA通过USB接口实现了高速可靠的数据传输。     

SDH中STM-16/STM-1解复用的设计及FPGA实现

三网融合的实行对传输网系统提出了更高的要求,促使传输系统升级、带宽的扩展。但硬件升级资金耗费较多,而FPGA器件的有很多优点,采用FPGA设计可以降低成本,缩短设计周期。基于此采用了FPGA技术,设计SDH中解复用模块。介绍了SDH原理以及STM-N帧结构及解复用方式,STM-16/STM-1解复用的设计过程,分模块论述,对每个模的设计方法详细论述,包括原理及实现方法。最终给出了仿真结果,提供了实现平台。     

基于FPGA和CPCI的数字复分接设计

完成了基于FPGA和CPCI总线的数字复分接系统的硬件和软件设计。硬件电路采用PLX公司PCI9054、XILINX公司的FPGA及ISSI公司的SRAM为主芯片与接口芯片设计而成。软件由VC++6.0和ISE9.1i分别完成PCI数据传输和FPGA中复分接HDL设计。系统完成16路信号的复分接和曼彻斯特编解码,并通过了硬件电路的验证,实验表明设计满足应用要求。     

MATLAB／FPGA／DSP Builder在《数字信号处理》课程教学中的应用

以FIR滤波器设计为例,说明了MATLAB／FPGA／DSP Builder在《数字信号处理》课程教学中的应用。实践表明,MATLAB的引入使课程变得生动而富有吸引力;FPGA的引入为学生提供了实践创新平台,激发了学生的创新意识,提高了学生的工程能力;DSP Builder的引入使得一个复杂电子系统设计变得容易而且直观,提高了学生的学习效率。     

FPGA的UART设计和实现

在工程中需要进行FPGA与上位机的通信,根据现场情况选择了UART的RS-232C接口标准规范和总线标准规范进行驱动设计.驱动主要是针对近距离串口通信设计,采用了异步通信协议,同时利用FCS校验来保证通信数据的完整性和准确性.程序采用VHDL硬件语言进行编写.通过长时间测试,运行稳定可靠,并且能够提供一定的抗干扰能力.驱动的实现为FPGA与上位机的通信提供了一种可靠的方式,具有较强的实用意义.     

基于FPGA的中频数字接收机设计与实现

介绍了一种基于FPGA的中频数字接收机的设计与实现,给出了系统实现的总体方案,并阐述了各部分硬件电路的设计。重点对FPGA内部各主要功能模块做了详细阐述,对各个模块的设计方法以及实现过程进行了细致描述,给出了各模块的具体实现的顶层文件,并对系统功能扩展做了简要说明。     

基于1553B协议的总线控制器和远程终端的FPGA实现

研究了基于MIL-STD-1553B协议的总线控制器和远程终端的FPGA设计及其实现. 在一片FPGA上实现了总线控制器和远程终端2部分功能,给出了设计原理和不同配置模式下的响应流程. 结果表明,基于FPGA 实现1553B协议总线控制器和远程终端功能的方法可行.     

基于FPGA和计算机视频混合的雷达终端显示设计

介绍了基于FPGA和计算机视频混合的雷达雷终端显示设计。FPGA接收雷达回波信号,并将其由极坐标系转换为直角坐标系,同时,FPGA接收计算机显卡输出的DVI信号,并在行场同步信号的控制下,实现雷达回波和显卡输出数据的混合叠加,叠加后的数据经过DVI接口芯片转后,再次形成DVI标准数据,送光栅显示器显示。该设计实现雷达的回波和人机界面的同步混合显示,满足雷达系统的显示要求。工程上也验证了该设计的有效性。     

巴克码识别器的设计与FPGA的实现

阐述了巴克码组的定义和7位巴克码识别器的组成框图。在MAX PLUS2软件平台上,给出了利用现场可编程门阵列器件设计7位巴克码识别器电路,为了便于对设计的7位巴克码识别器进行检测,该电路还设计了一个周期为31位长的模拟7位巴克码产生器,并进行了编译和波形仿真。综合后下载到可编程器件EPF10K10LC84-4中,测试结果表明,达到了预期的设计要求。     

基于FPGA实现的任意波形发生器的设计与研究

文章设计的任意波形发生器是以Altera公司的FPGA芯片为核心,运用QuartusⅡ开发工具和Verilog—HDL语言,采用DDS技术而设计的。具有操作简单、集成度高的特点且频率和相位可调。     

基于FPGA的Deflate算法核心模块设计

基于嵌入式设备FPGA,对无损压缩算法Deflate算法进行加速。采用哈希表方法,把Deflate核心算法用在FPGA上,实现了软硬件协同设计。独创性地设计并实现了窗口大小为32K的Deflate算法。主要介绍该设计的哈希表模块部分。     

FPGA中反正弦函数的实现方法

描述了一种基于FPGA利用VHDL实现的反正弦函数计的优化算法。在数字信号处理领域,高速高精度的反正弦函数发生器有着广泛的应用。讨论了CORDIC算法和直接LUT查找表法缺点,提出一种新的优化LUT查找表算法。该算法能够在FPGA中实现,并且经软件仿真和硬件验证,达到了设计要求。