探讨SF6浓度报警器的分析与设计

介绍了一种新型的,基于CPLD高速数据采集技术的超声波浓度检测仪的工作原理和硬件组成。在数据采集电路中采用了高速复杂可编程器件的CPLD技术,利用独特的逻辑分析方法,使计时精度达到10ns以下。在检测控制电路中用CPLD代替分立器件,采用信号0.2v作为有效信号,同时增加信号有效性判断,提高测量的可靠性。现场采集的数据可通过RS232串行口与微机进行通讯。     

基于SOPC的便携式波形观测分析系统设计

研究针对以CPLD/FPGA器件作为高速数据采集卡核心控制逻辑、以USB传输方式作为采集卡和PC机的数据接口,实现了模拟数据的转换、传输和分析的具体应用,该项目在CPLD/FPGA中嵌入CPU软核作为控制核心(SOPC技术),并构成嵌入式系统的外围器件,形成数字波形观测仪的数字核心模块,配以模拟通道信号调理电路,组成一个完整的波形观测分析系统.     

高速信号采集与分析系统硬件架构的研究

高速数据采集系统作为宽频带信号获取的手段在科学研究和工业生产中起着重要的作用。介绍了基于USB接口的高速信号采集与分析系统结构,以高速A/D ADS830E为对象给出了FIFO、双口SRAM和"CPLD+高速SRAM"3种高速采样及缓存方案,包括结构与逻辑框图、工作原理,并分别指出各自的优缺点。最后,采用"高速A/D+CPLD+高速SRAM"硬件结构,并结合USB接口组建了虚拟仪器系统,加以验证。     

ISP技术及其在高速数据采集系统中的应用

本文介绍了IsP技术及其优点,提出了一种基于ISP技术实现高速数据采集的方法,即利用ISP器件设计DMA控制器,使得不具备DMA功能的单片机系统可以在DMA方式下进行高速数据采集.     

一种高速数据采集系统的研究

由于高速数据采集对信号完整性、信号干扰、高速布线及数据处理和高速实时存储要求极高,而其应用环境又往往非常复杂,所以在目前的实际应用中,很难实现一种既能进行长时间高速数据采集、又能进行大容量存储的数据采集系统。在此背景下,提出了一种高速数据采集及存储的解决方案,采用高速FPGA加嵌入式微处理器作为中央处理器来进行高速数据传输和磁盘阵列数据存储,实现高速数据采集及大容量实时存储。     

基于CPLD的简易逻辑分析仪设计

以CPLD可编程逻辑器件为控制核心，以VHDL语言为设计工具，利用CPLD逻辑性强的优势，综合CPLD、常规数字和模拟电路技术完成简易逻辑分析仪设计。采用两块D／A芯片作为系统输出，同时提供示波器X、Y轴信号，在模拟示波器上实现同时显示8路信号的功能。该逻辑分析仪可以实现始端触发和终端触发，可根据触发方式分别显示触发前、后所保存的逻辑状态，并显示触发点位置和时间标志线移位。     

基于USB2.0和FPGA的高速数据采集卡

介绍一种采用USB2.0接口与PC机进行数据传输的高速数据采集卡的设计。采集卡由可变增益放大器对采样信号进行预处理,使用异步并行的A/D转换技术实现40 Msps的数据采集,由FPGA实现时序控制和数据高速FIFO,由内嵌MCU的USB控制器实现USB2.0接口功能。文章给出了硬件的基本结构和软件固件设计的基本方法,并对用FPGA设计FIFO作了重点阐述,同时对使用异步并行A/D转换与使用采样率为40 Msps的ADC器件的采样数据在FIFO内的数据传输进行了时序仿真,分析了仿真结果。     

多脉冲位置调制解调的CPLD实现研究

多脉冲位置调制是室内可见光通信的主要调制方式之一。它的功率利用率高,频带利用率好,抗干扰性强。为了实现室内可见光通信,首先,分析了MPPM编码的基本原理和映射方式;在此基础上,利用CPLD器件完成了MPPM编码调制、解调系统设计,这种调制的信号是由同步信号和MPPM信号组成,解调则采用CPLD数字锁相环实现位同步提取;最后,完成了调制、解调系统的实验及仿真,实验结果理想。     

基于USB的数据采集系统

本文完成了基于USB技术的高速数据采集系统的硬件和软件,介绍了USB器件的硬件和软件开发过程。     

基于CPLD的数控正弦波信号源的设计

采用LATTICE公司的在系统可编程器件ISPLSI实现对正弦波波形数据控制的硬件电路设计，用单片机模块辅助FPGA/CPLD对正弦波的控制。经D／A转换器和滤波电路实现高速模拟信号输出。整个系统设计规范、运行可靠，成功地实现了一个频率、幅度可变、可自动扫频的高精度正弦波信号源。完全体现了采用FPGA/CPLD设计电路的优势。     

基于CPLD的脉搏快速测量

本文介绍了一种新型脉搏快速测量系统。该系统的数据采集部分采用光电传感器，使测量无接触，从而提高精确性；数据处理部分采用了Altera公司的复杂可编程逻辑器件(CPLD)，集成度高，数据处理功能强大。设计方法采用VHDL硬件描述语言，在EDA软件平台MAX PLUS Ⅱ中进行。文中给出了系统的工作原理、电路组成及时序仿真结果。     

基于PCI总线的数据采集卡设计

高速数据采集是雷达采集系统的关键部分,利用PCI总线的高速传输特性,给出了一种设计方法.介绍以Xilinx公司的CPLD芯片XC95144XL控制模块和总线接口芯片PLX9054为核心的多通道数据采集卡的设计,包括原理设计、芯片选择、PCB制作等.通过在探地雷达探测地下矿产资源中对数据采集卡的测试分析,证明该采集系统能够满足探地雷达中高速数据传输和处理的实时性的要求.     

在TEC-2000及TEC-2000A教学计算机上实现PLD及CPLD电子线路实验方法

为了较好完成《计算机组成原理》实验中有关重置简单可编程PLD器件GAL20V8芯片及复杂可编程CPLD器件MACH中的内容实验,探寻了在TEC-2000及TEC-2000A教学计算机上在不改变硬布线情况下进行PLD及CPLD电子线路实验的技术路线及具体实现方法。     

CPLD在超声波探伤仪设计中的应用

简要介绍超声波探伤仪。以主机控制单元为例，从器件的选择、源文件设计、器件实现过程介绍CPLD技术，最后给出CPLD器件的应用结论。     

高速电路板设计的信号完整性分析

基于微电子技术的不断发展,高速器件的使用和高速数字系统设计越来越多,系统数据速率、时钟速率和电路密集度都在不断增加.信号完整性分析的应用已经成为解决高速电路板设计的一个有效途径.介绍了高速电路板设计中信号完整性(SI)的定义、所要解决的主要问题、解决问题的基本方法和信号完整性分析模型.     

基于CPLD的4位数字频率计的设计与实现

随着电子设计自动化技术的不断提高,利用CPLD器件来实现各种数字系统,已经成为一种需要。为了提高数字频率计的精度与可靠性,提出采用Altera公司的EPM240T可编程逻辑器件对4位数字频率计进行设计。该数字频率计包括基准时钟模块、计数控制模块及显示输出模块三大部分。在设计过程中实现了硬件的系统与软件的功能,利用modelsim软件对频率计的功能进行仿真,结果准确;同时也对实际的外部信号进行了硬件系统测试,通过LED数码管读取到了准确的频率数据。     

基于示波器显示的简易逻辑分析仪设计

该系统以可编程逻辑器件（CPLD）为控制核心，VHDL语言为设计工具，利用CPLD逻辑性强的优势，综合CPLD、常规数字和模拟电路技术完成简易逻辑分析仪设计。输出利用两块D／A芯片，同时提供示波器X、Y轴信号，在模拟示波器上实现同时显示8路以上信号的功能。该逻辑分析仪为可以实现始端触发和终端触发，并可根据触发方式分别显示触发前、后所保存的逻辑状态，并显示触发点位置和时间标志线移位与显示的智能仪器。     

嵌入式在紫外可见分光光度计中的应用

研究了紫外可见分光光度计的工作原理,根据需要定制了操作系统平台,设计了以ARM和CPLD为硬件控制核心的嵌入式数据采集控制系统,实现了测量过程的自动控制及测量过程中光电信号的采集与处理．     

基于CPLD和DDFS技术的多波形信号发生器设计

本设计利用EDA开发平台,采用可编程逻辑器件CPLD,利用FDDS技术,以VHDL语言为设计基础,使信号发生器的硬件功能可通过编程来实现0～5V的正弦波、三角波、方波和锯齿波信号.从而大大地节省了硬件开销和软件的编程难度,进而实现了一种性能较高的信号发生器.与模拟信号发生器相比,该系统具有波形稳定、精确度高、抗干扰性能力强、轻便、现场可编程、使用方便等特点.     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。