IP核的可重用验证方案研究

在IP产品开发中,验证工作是一个非常关键的部分,高效、可靠、全面的验证工作是IP模块开发成功的保证。本文提出了一种可重用IP核的验证方案,该验证方案的架构是基于面向对象的设计方法,验证模块中采用高级语言程序接口,而不是实际的I/O接口,有利于提高IP设计验证代码的可读性、可维护性、可重用性和可扩展性,提高验证效率。     

基于FPGA的SoC/IP验证平台的应用

基于FPGA的验证平台能够缩短SoC芯片的开发时间,提高验证工作的可靠性,并具有可重用性。利用Xilinx公司的FPGA作为一个基于标准总线连接的IP模块验证平台,并将待验证IP模块综合后下载于FPGA中．通过软硬件协同验证的方法,验证了待测IP模块的正确性。通过介绍SPI模块的验证方法．给出了基于FPGA的SoC／IP验证的软件设计思路。     

基于FPGA的SoC/IP验证平台的应用

基于FPGA的验证平台能够缩短SoC芯片的开发时间,提高验证工作的可靠性,并具有可重用性。利用Xilinx公司的FPGA作为一个基于标准总线连接的IP模块验证平台,并将待验证IP模块综合后下载于FPGA中,通过软硬件协同验证的方法,验证了待测IP模块的正确性。通过介绍SPI模块的验证方法,给出了基于FPGA的SoC/IP验证的软件设计思路。     

一种Javacard虚拟机IP软核设计

Javacard虚拟机的性能提升对Java语言的智能卡应用具有重要意义,高性能可配置器件的出现对于将问题在硬件上解决带来了新契机.本文描述了一种基于Avalon总线的Javacard虚拟机IP软核实现方法,它采用微序列解释执行字节码的微体系结构、Avalon主接口和VHDL格式RTL级软核模型,运用SOPC Builder通用系统开发方法构建了原型系统,实现的IP软核移植方便.     

基于VMM的FCU验证平台

IEEE Std 1800-2500 System Verilog作为一种工业标准硬件设计和验证语言,具有能够把RTL设计、测试平台、断言和覆盖率全面综合在一起的优点。而基于System Verilog的VMM（verification methodology man-ual）验证方法学能够在此基础上获得更多的重用扩展性、更全面的功能覆盖率,以及更合理的层次化验证结构。本文主要提出了一种基于VMM验证方法学的验证环境,通过验证一个多媒体数字视频芯片中视频格式转换功能模块,简称FCU（Fomat Convert Unit）模块,证明了VMM验证方法学的重用性、扩展、自动检查、层次化结构的特点。     

基于状态机算法的控制器设计

结合状态机算法的基本原理设计出一个简单的饮料控制器,采用硬件描述语言VHDL得到控制器综合后对应的状态转换图描述、RTL级描述及底层门级结构,并对设计结果进行了模拟仿真验证。     

断言验证技术在IP核验证中的应用

随着IP核设计的复杂程度不断提高,功能验证越来越受到重视。高效的断言验证技术被广泛应用到IP核验证上来。用Verilog HDL语言实现该技术在USBIP核验证中的应用,它可以帮助在软件开发测试过程中更旱更快地发现并定位出软件中可能存在的错误,断言主要是证明在某个设计中应该为正确或从来不出现的组合属性和时序属性,在设计中是否满足要求。     

一种基于FPGA的轨道目标定位方法

本文设计了一种基于FPGA的轨道目标定位系统,利用Xilinx公司FPGA芯片中的内容可寻址存储器(CAM)IP核和Micro Blaze软核处理器进行系统搭建,同时以在轨目标的三维坐标为待处理数据,设计了轨道目标的筛选算法,通过实际验证及结果分析,验证了设计的可行性。     

基于Android系统的TCP/IP客户端异步通信模块研究

利用Java多线程以及线程间通信技术实现TCP/IP异步通信存在耦合度较高、模块可重用性低等弱点,采用中介者设计模式进行改进并设计TCP/IP客户端异步通信框架。在家畜养殖智能监控系统的通信模块中对该通信框架进行了验证。结果表明,采用该框架设计的通信模块响应及时、性能稳定。     

嵌入式TCP/IP在单片机与PC机通信中的应用

单片机与PC机的通信有十分重要的实际意义.通过分析简化TCP/IP协议,使用KEILC51编制程序实现TCP/IP协议,并采用RTL8019AS芯片设计制作连接单片机与PC机连接的硬件电路,对单片机与PC机间的通信进行了研究.在对TCP/IP深入分析基础上,简化TCP/IP协议栈并嵌入到51单片机中,结合硬件电路进行了单片机端的IP设置、ping命令的使用,实现了单片机与PC主机的通信连接.     

基于FPGA的m序列发生器的设计

阐述m序列的产生原理并分析m序列的性质,在此基础上设计了一个具有有限长的m序列发生器,进行了仿真测试验证,用软件综合得到了该序列的RTL级电路原理图和门级电路原理图,由此得出设计m序列发生器的一般规律。     

RTL数字系统的形式化描述

本文提出对寄存器传送语言（RTL）描述的数字系统运用投影时序逻辑进行形式化描述并验证的方法。通过使用投影时序逻辑对RTL的形式语义进行定义,可把一个用寄存器传输语言描述的系统转换成投影时序逻辑的公式,从而使用投影时序逻辑可执行子集MSVL对系统行为和性质进行形式化的描述及验证,提高系统设计的可信性。     

基于Vivado HLS的AC97音频系统设计

介绍一种基于FPGA的AC97音频系统设计。系统的核心部件采用Xilinx Atlys的板载Spartan6 XCSLX45芯片,使用的工具为Xilinx的高层次综合技术Vivado HLS。首先使用C/C++代码编写的算法描述系统的FIR滤波器;然后按照Vivado HLS编译工具的规范,将程序代码转换为RTL模型,快速、直接地生成对应左右声道的FIR IP核和综合结果;再结合互连的Micro Blaze处理器IP核,处理一段立体声音乐信号,通过这种软硬件协同设计的方法,实现了音频滤波系统由现有算法向高性能的FPGA系统中移植的设计。结果表明,系统能够有效地滤除指定音频中的噪声,并且通过优化设计和架构探索,可以获得最佳资源消耗和性能优化的组合。     

Cloud Strife:减轻域验证证书的安全风险

因其弹性资源分配（如存储、带宽和IP地址）等特点,Amazon Web Service（AWS）和Microsoft Azure等laaS架构的云平台被普通使用。然而,本文发现,互联网中存在大量的stale DNS域名（如过去曾在云端部署服务,但目前停止了服务,该IP地址已经被释放回云平台）,这些DNS记录仍然指向了云平台中的可分配IP地址。攻击者可以向云平台申请并分配到这些IP地址,从而相当于获取了该DNS域名的控制权（Domain Takeover）。因此,攻击者可以利用分配到的IP来通过互联网中的一些基于域名的验证系统,如基于域名验证的SSL证书颁发机制,甚至可以进行钓鱼、收发邮件或者通过该域名分发恶意代码等（当第三方从该域名下加载如JS脚本等代码时）。本文进一步从时间和花销上,分析了这种获取DNS域名指向的云端IP的实际可行性。在极端条件下,攻击者可以在70秒之内就申请到云端IP并完成攻击。这时间远低于普通的DNS记录TTL值,因而这种攻击可以发生在正常的云端服务迁移过程中（IP被临时释放）,使此安全问题导致的攻击面更为广泛。随之,本文提出上述Domaln Take问题的解决方案,即将该域名的已有验证加入到新的验证过程中（在新申请证书时,基于申请过的证书进行认证）。同时,也针对域名所有者和云平台管理员提供了安全建议。     

基于IPv6协议的网络安全机制

本文论述了IPv4的缺陷及新一代安全网络协议IPv6.IP Sec主要提供专用扩展头标身份验证报头(AH)和加密安全有效数据报头(ESP)来实现安全功能,能有效防止长期困扰人们的许多网络攻击,如IP欺骗、拒绝服务攻击、数据篡改和网络探测活动等.IP Sec是目前可提供的最好的网络安全解决方案,它努力使Internet上的安全机制标准化,向Internet迈进了一大步.     

基于云端服务器的android恶意软件检测方案

为了解决android系统的安全问题,提出采用客户端加云端服务器合作的方案,客户端主要负责轻量级检测、数据上传、检测结果的反馈[1];云端服务器主要负责样本学习、IP地址和时间戳提取、异常IP地址的定位、结果的评定和验证,这样一部分恶意软件在客户端就被快速地检测出来,另一部分复杂的处理过程安排在云端服务器上,减轻了客户端数据处理的压力,提高了方案实施的稳定性和效率[2]。     

基于FPGA的可编程片上系统SOPC

介绍了可煽程片上系统SOPC导致嵌入式系统设计变革的原因及优势，分析了基于FPGA的可煽程片上系统的设计方法。提出了嵌入IP核的SOPC系统的解决方案．     

可重用的学习对象及其应用策略

学习对象的数据模型是建立在学习对象元数据标准和学习对象内容包装标准之上 ,并通过可扩展标记语言 XML进行描述和绑定。本文依据远程教育的相关标准和规范 ,通过学习对象特性的分析 ,对可重用的学习对象模型进行了研究 ,重点研究了在学习对象的应用模型支持下的学习内容元数据描述标准和学习内容包装标准的整合使用 ,提出了学习对象的重用和共享的策略和方法 ,并探讨了在网络教育中的应用方法 ,同时对可重用的学习对象在网络教育应用中可能遇到的问题进行了分析。     

基于AXI-Stream接口的AES加密模块设计与验证

结合具体项目对信息安全的需求,研究了AES算法的实现过程。针对算法涉及的数论知识及实现步骤,对加解密算法进行了综合优化。在此基础上,设计了一种基于AXI Stream接口的加密IP核,该IP核主要是针对实际项目中需要对流数据进行快速可靠的加密要求所设计的。结合实际项目场景以及AXI Stream接口特点,IP核的设计可最大限度地减少资源消耗。IP核使用两个通道分别进行加密与解密的并行实现,经过Testbench模型仿真测试以及开发板真实环境的测试,其吞吐率可达1.12Gb/s,完全符合对速率要求较高的项目应用要求。     

浅谈SoC模块级与系统级的验证

SoC芯片通常包含有复杂的数据通路,对复杂的数据通路的验证非常具有挑战性。无线通信SoC中包括很多功能模块,为了验证其复杂的数据通路的正确性,需要对每个功能模块进行模块级的验证。由于SoC验证已经成为整个流程中的重心,所以努力研发新的验证方法及设备,不断完善SoC验证计划和平台是当前的主要任务。以SD控制器和芯片系统(SoC)为例,探讨SoC模块级和系统级的验证,先确定验证策略并编写测试计划,再创建测试平台,最后对复杂的数据进行测试。