基于EDA技术设计数字频率计

现代EDA技术的基本特征是采用高级语言描述,具有系统级仿真和综合能力,而VHDL语言有强大的行为描述能力和多层次的仿真模拟,程序结构规范,设计效率较高,利用VHDL语言和CPLD器件设计数字频率计,具有硬件电路简捷,体积小,设计灵活,性能稳定的优点。     

基于单片机的数字频率计设计

设计了一种数字频率计,能够测量的频率范围是1HZ-25Mnz,待测信号的波形可以是正弦波、三角波或者方波,幅度范围是O．2V一24V。该设计在高频段应用多周期同步法、在低频段应用周期法来对被测信号的频率进行测量,从而使频率计具有更高的准确度。使用分频芯片,可避免对信号进行预先评估,超出测量范围时会自动提示。     

基于CPLD的数字频率计的设计实现

频率计是常用的测量仪器,它通过对单位时间内的信号脉冲进行计数测量出信号的频率。用Lattice公司生产的ISP系列在线可编程器件ISPLSI1032可以设计实现数字频率计。硬件主要有主板及显示两大模块,软件部分采用VHDL硬件描述语言进行设计,最后实现在6组LED数码管上显示频率为1～999999Hz的数字频率计。Complex Pro-grammable Logic Device（CPLD）复杂可编程逻辑器件是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,其基本设计方法是借助集成开发软件平台,用硬件描述语言生成相应的目标文件,通过下载电缆将代码传送到目标芯片中进而完成设计的数字系统。该方法设计灵活,便于实现。     

数字频率计的设计

文章介绍了以单片机89C51为核心的一种数字频率计的设计方法.该频率计实现频率量程的自动切换,具有较高设计精度.     

多功能数字频率计的设计

采用单片机智能控制,结合外围电子电路,设计的多功能数字频率计具有测量精度高,频率范围宽,稳定性好的特点,可广泛应用于各种测试场所.     

基于数字频率计设计的单片机课程设计综合实验

为单片机课程设计建设了基于数字频率计设计的综合实验项目,介绍了实验要求、实验内容和系统测试与优化方法,展示了学生的设计过程及成果。该实验项目综合了单片机原理、模拟电路、EDA技术等多门课程,专业知识覆盖范围广。实验内容包括查阅资料、仿真实验、手工搭建实际电路、系统调试和程序优化,具有较强的综合性,能够有效提高学生的工程实践能力。     

100MHz数字频率计的设计

100MHz数字频率计用VHDL语言编程设计,主要由五个模块组成,分别是测频控制信号发生器、十进制计数器、32位锁存器、分频器、动态扫描译码驱动器模块五部分构成.选用分频器将工作时钟分频后,用测频器测频,将被测频率信号经脉冲整形电路后作为计数器的计数脉冲,加入计数器的输入端,测量一定闸门时间内被测信号的脉冲个数,并将其计数值锁存进锁存器中,最后通过动态扫描译码器读出数值,该频率计精度高,可用于频率测量、机械转速测量等领域.     

基于CD40110芯片的数字频率计设计

介绍了一种频率计的开发过程，采用多功能、高集成度的CD40110芯片简化电路，通过对CD4060芯片时序分析，获得了理想的控制脉冲组合，解决了实训项目中的延迟时间和竞争冒险问题，从而设计出简单实用和调试方便的频率计。     

基于单片机的多功能数字频率计的设计

频率计在生活及生产领域的应用极其广泛.为了得到频率等参数的精确测量值,系统在简易频率计的基础上,采用AT89C52单片机作为主控芯片,能够测定三角波、矩形波、正弦波等多种波形信号的频率、周期、占空比以及脉宽,最终通过LCD液晶显示器显示测量的参数.着重介绍了硬件设计及软件编程,同时采取Proteus仿真,结果显示仿真运行良好,可测量三角波、正弦波等多种波形的频率等多种参量.     

基于FPGA的等精度数字频率计的设计

根据等精度测量的原理,利用FPGA和Verilog HDL编程设计了一种数字频率计．FPGA程序由分频模块、计数器模块、除法器模块、显示模块组成．经过仿真下载验证,能够实现等精度测频功能,频率测量范围为1Hz-1MHz．与传统方法相比,该方法具有外围电路简单,设计周期短,易于修改等优点．     

基于单片机的智能数字频率计的设计与实现

传统频率计主要以硬件电路为主,测试不同信号频率需要手动切换量程。采用以单片机为核心设计的智能频率计,利用软件自动调整闸门时间,实现量程的自动切换。实际电路测试证明该频率计电路简单、精度较高、工作稳定可靠。     

基于iverilog和GTKWave在硬件逻辑设计中的应用研究

针对硬件逻辑设计中存在开发和方针困难等问题,提出了基于Linux系统下,利用iverilog和GTKwave开发工具实现硬件逻辑设计,并采用verilog硬件语言进行逻辑程序设计,利用iverilog提供命令行的编译模式和文本界面的输出及通过VCD格式文件在图形化的窗口中进行波形仿真。在硬件逻辑设计中,对于verilog HDL描述的逻辑功能模块和验证采用此方案,使用起来非常方便,直观,并通过实例进行了验证说明。     

基于Verilog HDL出租车计费系统的研制

以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX PLUSⅡ软件调试、优化，下载到EPF10K10TCl44—3芯片中，可应用于实际的出租车收费系统。     

USB IP Core的Verilog HDL语言设计方法

通用串行总线(USB)作为一种崭新的微机总线接口规范,具有即插即用、扩展方便等优点,已成为计算机必备的一个接口。采用VerilogHDL语言设计USBIPCore,分析时序设计要点。实现对主机发送的标准设备请求,返回设备描述符、传送数据等操作,并在MaxplusⅡ环境下进行了波形仿真和时序分析。时序仿真满足设计要求。     

基于MAX+PLUS Ⅱ软件平台设计数字频率计

应用MAX+PLUSⅡ软件通过原理图输入法,设计八位十进制数字频率计的一种方法,并且通过时序仿真,验证设计的正确性.     

MAXPLUS Ⅱ环境下的频率计设计及其完善

文章根据电子设计自动化中频率计的计频原理,结合一些具体的仿真波形,介绍了提高频率计精度的方法,通过完善使得电路计算出的频率值更为精确且易于理解.进而介绍拓展可测信号频率的范围的方法.扩大了频率计的应用范围.     

基于EDA技术的数字电路课程设计

在数字电路课程设计中引入先进的EDA技术是数字电路实验及课程设计教学改革的方向。介绍了基于Verilog HDL和QuartusⅡ5.1的交通灯控制器的设计,四种灯能按设计的要求顺序亮灭,并能将灯亮的时间以倒计时的形式显示出来。体现了数字系统的硬件设计向软件化方向发展的新思路,阐述了EDA技术在数字系统设计中的重要地位和作用。     

用Verilog HDL语言实现并串、串并接口的转换

在微型计算机系统中,CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线;而串行通信中数据一位一位顺序传送,能节省传送线.用Verilog HDL语言实现了串并、并串通信接口之间的转换.