基于FPGA的FSK信号发生器的实现

在EDA技术开发平台上实现了一种新型的FSK信号发生器,该信号发生器以FPGA为核心器件,利用VHDL语言在QuartusⅡ软件中完成设计.     

基于FPGA的FSK调制器的设计与实现

本文主要介绍的是一种基于FPGA芯片设计的FSK调制嚣的基本原理,该FSK调制嚣以Altera公司的大规模集成电路CycloneⅡ芯片为核心,利用VHDL语言进行描述.使得电路更加的简洁、可靠性能更高.     

基于DDS与FPGA的信号产生器设计与实现

采用四通道DDS芯片及FPGA器件,设计了多种参数均可自由设置的双通道信号产生器.阐述了信号产生器的主要组成及工作原理,给出了FPGA实现后的VHDL原理框图及具体应用实例,解决了现有设备检修检测手段不足的问题.     

数字信号的最佳接收方案

介绍了ASK、FSK及PSK三种二进制频带传输系统的解调方法；并对三种解调进行比较，通过数字信号解调方法的系统分析，确定了最佳接收方案。     

基于FPGA的基带信号发生器的设计

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计.可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制.实验结果表明该信号发生器达到了一个比较好的设计精度.     

基于FPGA的基带信号发生器的设计

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。实验结果表明该信号发生器达到了一个比较好的设计精度。     

基于FPGA的数字调制器设计与实现

应用两种方法实现数字调制器。一种用DSPBuilder构建模型然后转换为VHDL语言,另一种直接用VHDL语言编程实现。通过比较两种方法,得出结论:DSPBuilder方法比较简单,不需要复杂的编程,但占用的资源比较多;VHDL方法编程比较难,但实现简单功能时占用资源少。     

基于FPGA的DDS波形发生器设计

介绍了一种基于FPGA的DDS波形发生器设计方法,并从DDS原理、FPGA系统设计进行了分析.通过实验测试表明采用该设计方法的波形发生器输出的波形具有平滑、稳定度高、频率稳定度和相位连续等众多优点,在工程应用上具有一定的实际意义.     

基于DDS和FPGA的多功能信号发生器设计

根据直接数字频率合成技术,以FPGA为核心,设计了一种便携式多功能信号发生器,可产生正弦波、方波、三角波、锯齿波等信号。通过仿真及硬件实验表明,该信号发生器具有信号频率误差小、分辨率高、体积小、质量轻等优点。     

VHDL设计和实现2ASK/2FSK调制器

此设计是在MAX+plusⅡ开发软件环境下,使用硬件描述语言VHDL来设计2ASK和2FSK调制器。本文给出了在MAX+plusⅡ开发软件环境下,利用VHDL硬件描述语言设计2ASK和2FSK的具体方法和仿真并分析结果。     

基于MATLAB的数字带通调制系统仿真

数字信号的传输方式分为基带传输和带通传输.由于信道的限制,基带信号在很多信道中不能直接传输,所以必须用数字基带信号对载波进行调制,以使信号与信道的特性相匹配.并在接收端通过解调器把带通信号还原成数字基带信号.本文应用MATLAB对通信系统中基本的3种二进制调制过程进行编程和建模仿真.     

基于FPGA的并行高速相位累加器的设计

介绍了FPGA中常用相位累加器的设计方案,分析了超前进位加法和流水线结构不适合应用于相位累加器的原因,提出了并行技术在高阶高速度相位累加器的设计方案,在Quartus II环境下完成该设计的功能验证和时序验证,并以250MHz为系统时钟,成功运行在EP2C5Q208为主器件的硬件平台。该DDS相位累加器具有高速、低资源消耗等优点,易于移植于FPGA中的查表式DDS。     

基于CPLD的FSK信号发生器的设计

FSK是数字通信技术中常用的一种调制方式。Ahera公司的MAX PlusⅡ软件开发系统功能强大，使用VHDL设计的基于CPLD的FSK信号发生器电路简单，设计灵活，便于修改和调试，性能稳定。     

基于FPGA的数字光端机的设计与实现

随着现代安防技术的发展,大范围远程监控的应用越来越多,而远程监控中传输成为其主要问题。文章介绍了一种基于FPGA的视频、音频、以太网等数据的远程传输设备的设计和实现。     

基于FPGA的数字光纤视频信号接收装置的设计与实现

提出了以FPGA为主控芯片,以光纤为通讯媒介的视频信号数字通信实验装置的设计实现过程,并对电路各个模块的功能及实现加以说明。电路在altium designer中设计完成,采用分模块式的设计,思路灵活,结构清晰,易于实现。在QuartusⅡ环境下用VerilogHDL语言进行编程并对程序进行仿真。该装置已做成了实体,可以实现视频信号的传输。     

基于FPGA的电力系统时钟同步技术设计

根据电力系统地理分布地域广以及对时钟同步要求精度高的原则,提出了一种GPS授时模块和IEEE1588协议相结合的时钟同步方案,该方案按地理因素将整个电力网络划分为若干个子网络,各个网络之间利用GPS接收模块实现时钟的同步,子网络内部采用IEEEl588协议实现时钟的同步,从而实现整电力网络的时钟同步;然后在FPGA平台上对精确时钟模块、GPS信息接收及处理模块、IEEE1588协议的部分实现模块进行实现;最后通过系统误差验证表明本文所提出的方案切实可行。