基于FPGA的QVGA-AMOLED驱动IC的设计

在分析QVGA-AMOLED显示屏分辨率要求的基础上,提出一种基于FPGA的OLED显示屏外围驱动IC的实现方案.针对驱动电路中最为重要的控制信号产生电路和数据传输电路的要求,采用FPGA技术,完成了系统的设计.以ALtera公司的FPGA为硬件载体,使用VHDL语言和原理图编辑的方法对控制器内部各个功能模块的控制逻辑和时序进行了硬件描述.并通过QuartusⅡ软件对控制器中的各个模块进行设计和仿真验证,得到了正确的仿真波形,结果与设计吻合.     

基于FPGA的SPWM波形控制器设计

正弦脉宽调制(SPWM)技术在交流调速系统中得到广泛应用,但SPWM的波形生成是应用中一个难点.该文基于SPWM的基本原理,采用Xilinx FPGA芯片XC3S400 SPARTEN 3设计一个三相SPWM波形控制器,并通过测试得到了良好的波形输出.仿真表明,时序满足设计要求.     

基于USB2.0和FPGA的高速数据采集卡

介绍一种采用USB2.0接口与PC机进行数据传输的高速数据采集卡的设计。采集卡由可变增益放大器对采样信号进行预处理,使用异步并行的A/D转换技术实现40 Msps的数据采集,由FPGA实现时序控制和数据高速FIFO,由内嵌MCU的USB控制器实现USB2.0接口功能。文章给出了硬件的基本结构和软件固件设计的基本方法,并对用FPGA设计FIFO作了重点阐述,同时对使用异步并行A/D转换与使用采样率为40 Msps的ADC器件的采样数据在FIFO内的数据传输进行了时序仿真,分析了仿真结果。     

基于FPGA的智能函数发生器的设计

介绍了一种基于FPGA的智能函数发生器的设计.采用EDA技术对此设计进行功能仿真和时序仿真,在EDA/SOPC系统开发平台上实现程序下载,同时在示波器上观察波形输出.结果表明采用该设计能够生成递增斜波、递减斜波、方波、三角波、正弦波及阶梯波等,并可以对频率进行调节,实现了信号发生器的功能.     

智能热水器的设计

智能化热水器主控芯片一般是微控制器,可实现温度和水位的自动调节功能,本设计是以FPGA、微控制器作为控制器件,在减少了部分外围器件,能实时监控,根据不同年、月、日、时、分、秒自动开启和关断热水器,使热水使用更加方便,也可节约电能.本设计中编程语言使用VHDL语言和C51,运行环境分别是MAX+plus Ⅱ 10.0和KeiluVision3,用Proteus 7 Professional并进行系统仿真调试,FPGA芯片使用Altera公司的EPF10K10TC144-4,微控制器使用STC89C52RC.     

基于分布式算法的串/并混合构架FIR滤波器设计

研究基于分布式算法的并行度为2的串/并混合构架FIR数字滤波器设计,提出了一种新的FPGA实现结构。该结构引入一个新的移位累加模块,用于实现2查询表输出的累加运算,采用移位寄存器构建相关控制电路。设计输入精度为8位的FIR滤波器,通过Quartus II 7.1及Modelsim 6.0SE的综合与仿真,以及在EPF10K70RC240-4FPGA目标器件上的实现。结果表明:该结构有效缩减关键路径且简化模块化设计流程,性能获得显著提升。     

一种用FPCA实现VXI总线寄存器基接口的方法

本文主要讨论了VXI总线寄存器基接口FPGA的实现问题。并用选用了1片Altera公司的EPF10K20RC208-4型CPLD采设计VXI总线接口电路。实现了寄存器基器件的VXI总线接口。     

USB IP Core的Verilog HDL语言设计方法

通用串行总线(USB)作为一种崭新的微机总线接口规范,具有即插即用、扩展方便等优点,已成为计算机必备的一个接口。采用VerilogHDL语言设计USBIPCore,分析时序设计要点。实现对主机发送的标准设备请求,返回设备描述符、传送数据等操作,并在MaxplusⅡ环境下进行了波形仿真和时序分析。时序仿真满足设计要求。     

基于SOPC的便携式波形观测分析系统设计

研究针对以CPLD/FPGA器件作为高速数据采集卡核心控制逻辑、以USB传输方式作为采集卡和PC机的数据接口,实现了模拟数据的转换、传输和分析的具体应用,该项目在CPLD/FPGA中嵌入CPU软核作为控制核心(SOPC技术),并构成嵌入式系统的外围器件,形成数字波形观测仪的数字核心模块,配以模拟通道信号调理电路,组成一个完整的波形观测分析系统.     

基于CPLD的数控正弦波信号源的设计

采用LATTICE公司的在系统可编程器件ISPLSI实现对正弦波波形数据控制的硬件电路设计，用单片机模块辅助FPGA/CPLD对正弦波的控制。经D／A转换器和滤波电路实现高速模拟信号输出。整个系统设计规范、运行可靠，成功地实现了一个频率、幅度可变、可自动扫频的高精度正弦波信号源。完全体现了采用FPGA/CPLD设计电路的优势。     

时序逻辑电路设计方法浅析

本文简要介绍了状态机理论以及时序逻辑电路的特点,给出了一种时序逻辑电路的设计模型,在此基础上将时序逻辑的设计问题转化为组合逻辑的设计问题。本文给出的时序电路模型将状态机的理论和技术应用其中,并可借助于EDA软件进行设计和仿真。本文提出的设计方法简洁实用,可用于数字电路课程时序电路部分的教学。     

基于FPGA步进电机细分驱动器的设计

设计了一种基于FPGA的步进电机细分驱动控制器,采用FPGA作为控制单元,功率驱动电路采用了光耦隔离器HCPL2630与驱动器IR2110,以及VMOS功率场效应晶体管IRF530器件构成了H桥式驱动电路。在Altium Designer 6.9环境下完成了系统硬件电路原理图设计。软件设计方面,在Quartus II软件开发环境下,采用Verilog硬件描述语言实现了基于FPGA步进电机细分驱动系统软件的总体设计,设计完成了地址发生模块、ROM模块、数据变换模块、PWM调制模块以及数字变向模块,并对各自功能模块进行了功能仿真,验证了各功能模块的正确性。     

基于FPGA的电子设计竞赛电路板的设计与实现

介绍了一种基于FPGA的电子设计竞赛电路板,该电路板由美国Altera公司的Cyclone系列FPGA EP1C6、单片机、高速A/D转换器和D/A转换器等芯片组成,另外,还预留了一定的扩展I/O接口,根据设计需要可以扩展电路。该电路板不仅可以完成电子竞赛中涉及的数字示波器、频率计、DDS信号发生器等设计题目,而且还可以用于赛前培训。     

基于FPGA的DDS波形发生器的设计与实现

介绍了DDS的电路结构及工作原理，并对各组成部分进行了理论分析，重点介绍了电路设计方法，并利用硬件描述语言VHDL实现，最后利用FLEX器件实现了DDS电路，绐出了FPGA设计的仿真和实验。     

小规模集成电路异步十一进制加法计数器设计分析

采用小规模集成电路作为电路单元进行异步时序电路设计时,除了需要完成设计同步时序电路所做的各项工作之外,还要遵循挑选时钟信号的原则、求解状态方程的原则.本文通过一个设计实例,讨论、分析了异步时序电路设计的一般规律及其特殊的特点.     

基于FPGA的数字基带通信方案

该文设计方案采用FPGA(Field programmable gate array,即现场可编程门陈列)来实现数字通信中的时分复用和解复用功能,以三路固定时分复用器的设计为例,介绍了一个基于美国ALTERA公司的EPF10K10LC84 FPGA芯片开发的数字基带通信方案。该方案设计通过时分复用实现多路数据的传输,并采用EDA技术及自顶而下的设计思路。将时分复用主要硬件功能通过编程方式制作在两片FPGA芯片上,以MAX plus II软件为平台,以VHDL语言为工具,并且通过PCM编码电路、译码电路、显示电路等模块进行验证。该方案具有结构简单、成本低、性能稳定、抗干扰能力强的特点。     

基于BISS-C协议的绝对值编码器数据采集方法研究

为精确测量角度位置电机闭环控制,提出基于FPGA的BISS-C协议寄存器配置与数据读取方法。首先研究BISS-C协议组网方式与帧格式,阐述寄存器读写模式与数据读取模式;然后针对正余弦编码器细分芯片IC-NQC,利用FPGA芯片灵活性及并行运行效率高等特点,通过状态机设计寄存器读写电路与数据传输电路,实现对IC-NQC芯片参数配置与数据读取。采用精密摆动电机进行实验验证。实验数据为MA时钟频率5mHz,数据交换周期100kHz,满足精密摆动电机运动控制定位要求。     

基于FPGA的信号发生器的设计

简要介绍了直接数字频率合成（DDS）的组成及其工作原理,给出了基于Ahera公司的FPGA实现多波形信号发生器的设计过程和电路结构。设计在QuartusII软件中完成,并给出了仿真波形。该设计用FPGA实现,因此有许多优点。比如：在不修改硬件电路的情况下频率可调,波形可以选择正弦、三角等多种波形,且电路结构简单、扩展性好,具有频率范围宽、频率分辨率高、相位连续、切换速度快等优点。     

组合逻辑电路的设计

在《数字电子技术》教学中组合逻辑电路的设计是一部分重要的基础知识,它衔接了前面的组合逻辑电路的分析,又为后续的时序逻辑电路分析和设计打下坚实的基础。本文以一个任务为例给出了组合逻辑电路设计的方法和步骤。