高职院校《EDA应用技术》课程选择编程语言浅探

分别介绍VHDL与Verilog HDL两种硬件描述语言的发展过程以及它们的特点,对两者语言的优缺点进行对比。通过EDA应用实例比较两种语言的优劣,为高职院校在开设EDA课程提供参考。     

基于Verilog HDL出租车计费系统的研制

以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX PLUSⅡ软件调试、优化，下载到EPF10K10TCl44—3芯片中，可应用于实际的出租车收费系统。     

PLD在数字电路实验中的应用研究

本文探讨了如何在实验教学中引入EDA技术、Verilog HDL语言进行数字系统设计，论述了通过PLD实验弥补传统实验在系统设计方面的不足，两者相辅相成的一些教学经验，并获得了很好的教学效果。     

基于EDA技术的数字电路课程设计

在数字电路课程设计中引入先进的EDA技术是数字电路实验及课程设计教学改革的方向。介绍了基于Verilog HDL和QuartusⅡ5.1的交通灯控制器的设计,四种灯能按设计的要求顺序亮灭,并能将灯亮的时间以倒计时的形式显示出来。体现了数字系统的硬件设计向软件化方向发展的新思路,阐述了EDA技术在数字系统设计中的重要地位和作用。     

FPGA可编程逻辑器件的优化设计方法

硬件描述语言HDL是基于行为级描述的语言,用HDL设计开发的FPGA芯片,由于FPGA器件自身的结构特点,使得FPGA器件在生成的电路结构、电路性能、内部资源的消耗及器件的运行速度等方面存在一定的缺陷。分析探讨了优化FPGA芯片设计,改进用VHDL语言描述电路结构的几种方法。     

高校CPLD教学实验系统的设计与应用

1前言EDA课程是高校电子类教学及实验的最重要的技术基础课程,EDA课程概念性、实践性、工程性极强,教学中应理论联系实际,并要结合现代计算机仿真技术和具体的项目实践。目前,大多数高校还在采用成套的CPLD/FPGA实验箱来开展EDA课程的实验教学。而实际上,在基于Verilog HDL或VHDL硬件设计语言的学习上,CPLD与FPGA的开发是完全相同的,其中CPLD价格较低。为了激发学生学习的主动性,笔者针     

硬件设计语言课程实践性教学探索

探讨了高职高专类微电子专业的硬件设计语言课程改革的思路;提出了在Verilog HDL课程实践教学中“边讲边练一的教学理念;讨论了阶梯式教学、多元化教学、考试形式多样化在该课程教学中的应用。     

构建基于Verilog模拟和仿真的计算机课程教学体系

针对计算机专业课程教学的特点和难点，将基于Verilog HDL模拟和仿真的教学手段引入到课程教学中，弥补了传统教学中的不足，提高了课程的教学效果和教学质量，丰富了教学手段。     

基于FPGA的等精度数字频率计的设计

根据等精度测量的原理,利用FPGA和Verilog HDL编程设计了一种数字频率计．FPGA程序由分频模块、计数器模块、除法器模块、显示模块组成．经过仿真下载验证,能够实现等精度测频功能,频率测量范围为1Hz-1MHz．与传统方法相比,该方法具有外围电路简单,设计周期短,易于修改等优点．     

多层次设计数字系统

与传统的数字系统设计方法比较,采用Verilog HDL语言的现代数字系统设计方法具有优越性。为提高设计数字系统的水平,采用Verilog HDL语言在多层次设计数字系统。分析了多层次设计数字系统的优点,然后从行为级、数据流级、结构级和混合方式等不同层次设计了一个数字系统,且都可以得到正确相同的功能。从不同层次设计数字系统,具有极高的灵活性,降低了设计难度,能够提高设计能力。     

基于FPGA的交通灯控制系统设计

针对传统利用单片机或PLC等控制芯片设计交通灯控制系统存在控制精度不高、外围电路复杂、程序修改不灵活、成本较高的问题,采用Verilog HDL语言,以QuartusII软件为系统设计平台,对各功能模块进行设计.在原理图文件中添加各功能模块元件符号,然后通过连线组合各底层模块来实现顶层模块设计.系统具有参数修改灵活、外围电路少、控制精度高、可靠性强、成本低等优点.通过软件进行仿真,并在ASK2CB开发板上下载模拟.结果表明:控制系统工作正常,满足设计要求.     

基于FPGA的心电信号采集系统设计

介绍了基于FPGA的心电信号采集系统设计方法,并给出了该系统的ADC0809采样控制器的源Verilog HDL代码。本系统具有控制成本低和控制可靠等优点,因此,有一定的实用价值。     

FPGA在时序逻辑电路设计中的应用

介绍了FPGA器件的基本结构及设计特点,分析了采用FPGA进行电路设计的优势。选用Altera公司的F1ex10K系列FPGA器件EPF10K10LC84—4,以交通信号灯控制系统为例,讨论了采用FPGA进行时序逻辑电路设计的思路与方法,使用硬件描述语言Verilog HDL作为输入,给出了核心部分的主要程序代码。最后进行了时序波形的仿真,并对相关波形中出现的毛刺现象进行了相应分析。     

基于Qt的Verilog故障注入工具设计与实现

为方便设计人员验证电子电路的可靠性,设计了基于Qt的Verilog故障注入工具。该工具通过语法语义分析器解析Verilog源文件,获得代码中全部故障注入点;采用故障注入管理器获取用户故障注入参数并传递给底层函数,实现对Verilog工程的故障注入。实验结果表明,该故障注入工具能够根据用户指令对Verilog工程进行故障注入,对电路的容错机制进行可靠分析和评价,对电子电路的容错方案设计有很大帮助。     

用Verilog HDL语言实现并串、串并接口的转换

在微型计算机系统中,CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线;而串行通信中数据一位一位顺序传送,能节省传送线.用Verilog HDL语言实现了串并、并串通信接口之间的转换.     

纠错编码原理分析及（15,7）BCH循环码设计

利用Verilog HDL语言设计（15,7）BCH循环码,分析了纠错编码原理及BCH循环码纠错的特点.通过ModelSim仿真软件进行了相应的验证,能够纠正两个以内的错误.     

用Verilog HDL语言实现并串、串并接口的转换

在微型计算机系统中,CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线;而串行通信中数据一位一位顺序传送,能节省传送线.用Verilog HDL语言实现了串并、并串通信接口之间的转换.     

利用EDA技术,提高计算机硬件电路实验课质量

本文就计算机硬件电路实验课程的特点，以及EDA技术的优势，在初步尝试EDA电子仿真实验技术的基础上，探讨利用现代计算机技术改革现有实验方式，使计算机硬件课程实验的实验方式发生质的变化，以促进实验教学建设和改革深入开展。     

循环冗余校验算法的FPGA高速实现

介绍了循环冗余校验原理,并以CRC-16生成多项式为例,用Verilog HDL硬件描述语言描述该算法.采用Quartus Ⅱ 8.0进行综合、仿真,并用Cyclone Ⅱ系列的EP2C35F672C6器件适配和编程下载,在DE2开发板上实现.该CRC模块既是CRC校验生成模块,又是CRC校验检错模块.另外,该CRC模块还可以封装成具有Avalon总线接口的自定义组件IP核,从而可以重复利用.实验结果表明,该校验器速度快,占用资源少,并在实际中得到了应用.     

基于FPGA的电子创新平台的设计与实现

现代电子设计技术的核心已日趋转向于计算机的电子设计自动化技术,即EDA技术.其就是依赖功能强大的计算机,在EDA工具软件设计平台上,对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译,化简,分割综合,布局以及逻辑优化个仿真测试,直至实现数字系统功能.EDA技术的一个重要特征就是试用硬件描述语言(HDL)来完成系统的设计文件,应用VHDL的数字电路设计降低了数字系统的设计难度,这在电子设计领域已得到设计者的广泛采用,熟练掌握FPGA设计技术已经是对电子设计工程师的基本要求.本设计就是针对EDA开发板的设计问题,提出了基于FPGA的电子创新平台的硬件实现方法.