基于TMS320LF2407A的变频器与上位机串行通信研究

在变频调速系统中,为实现变频器与上位机的远距离通信,通常采用串行通信方式。在详细分析了串行数据接口标准(RS-232、RS-485)的基础上,设计了上位机RS-232到RS-485的转换电路,并给出了基于TMS320LF2407A的变频器和上位机进行远距离串行通信的硬件接口电路、通信协议及软件设计方法,给出了上位机与下位机串行通信接口程序的初始化代码,同时阐述了如何通过VC 6．0中MSComm控件编写上位机串行通信程序。     

异步串行通信接口电路的VHDL语言设计

提出了1种基于CPLD、EPLD或FPGA等可编程逻辑器件的异步串行通信接口电路的设计方法。该方法简单快捷,易于实现,而且可以作为异步串行通信接口的标准模块插入到用户的各种设计中使用。     

低压宽带电力载波通信耦合装置的研究

依据宽带耦合装置的设计要求,采用电容耦合技术设计出满足高速宽带载波通信要求的耦合电路,并对已有的载波收发电路进行改进。通过计算采用五阶切比雪夫Ⅰ型带通滤波电路对接收端的信号进行滤波,以便更准确地接收有用信号,利用Mutisim12对以上电路的滤波性能和耦合性能进行仿真分析。最后对设计出的耦合装置进行测试。结果表明,该电容耦合装置能满足高速宽带载波通信的要求。     

基于Protel的调频收音机设计

基于Protel2004软件实现调频收音机电路原理图设计及PCB设计,以AT89C51单片机为控制核心,使用CXA1019超外差形式接收电台制作,使用BU2614组成锁相环频率合成器和环路滤波电路,实现了电台的自动选台.在此基础上,利用CD4046实现电台存储功能,使用串行时钟芯片DS1302并辅以LCD显示模块,可实现实时时钟和闹钟报时功能.     

一种应用于高速低抖动电荷泵锁相环的高鲁棒性鉴频鉴相器

为改善现有鉴频鉴相器（PFD）中存在的问题,从理论分析的角度对现有的PFD进行了研究,并对其进行了基于电路结构的分类与比较．提出并设计了一种应用于高速低抖动电荷泵锁相环的高鲁棒性新型鉴频鉴相器．该PFD由2个上升沿触发的动态D触发器、2个上升沿检测和延时模块及2个或门组成．由于融合了2种复位机制,能避免UP与DN信号同时为高电平,因此,电荷泵的电流失配将不会恶化PLL的性能．而且,该PFD的鉴相特性中几乎没有鉴相死区、设计及仿真是基于1．8V电源电压的TSMC0．18ixmCMOS工艺．由理论推导和电路仿真可知,该PFD具有高工作频率（-1GHz）、高可靠性、宽鉴相范围（[±2π]）、零死区（〈0.1ps）、低抖动、低功耗（≈100μw）、低复杂度等特性、     

可编程异步串行通信接口的设计

通用异步串行通信接口在各类芯片设计中得到了广泛的应用,其可编程特性和高度兼容性受到关注。采用VerilogHDL语言描述及自顶而下的方法,设计了一个具有奇偶校验功能,且数据位、停止位和波特率可调的可编程通用异步串行通信接口。该接口内置异步接收和发送模块,实现了并行数据的串行发送和串行数据的并行接收。     

基于行为卡诺图的低功耗时序电路设计

针对传统时序电路中存在的冗余时钟信号问题,分析冗余时钟信号在系统中的产生条件及分布情况.研究将基于算法优化与基于电路控制的两种门控技术相融合,提出一种新的低功耗时序电路设计方法.该方法在优化算法上,引入行为卡诺图的分析设计理念,直观展现出电路中每个触发器的冗余时钟信号的分布.在电路结构上,以与非门、或门及异或门建立基本门控电路模型,抑制保持"0"或保持"1"状态下的无效触发,有效释放"α"或"β"跃变,尽可能消除系统中的冗余时钟,实现有效降低电路整体功耗的目的.文章以4位扭环型计数器为设计实例,经Quartus ii仿真测试,结果表明采用新方法设计的电路逻辑功能正确,能够实现自启动.与传统设计方法相比,能够节省更多的功耗或者提升电路性能,证明该方法的有效性和优越性.     

单片机等效采样示波器的设计

介绍了基于单片机系统的精密时钟发生电路对高频信号（1MHz～80MHz）进行等效采样的方法，设计并实现一个模拟带宽为1Hz～80MHz的简易数字示波器。     

基于FPGA的RS-232串行通信设计

RS-232接口是现在最常用的一种通信接口,介绍了基于FPGA的RS-232串行通信的设计。用VHDL语言编写了串行通信的接收和发送,利用FPGA集成度比较高,具有在线可编程能力,在其完成各种功能的同时,可以将串行通信接口构建其中,根据实际需求分配资源。     

基于MAX7219的时钟显示设计

介绍一种使用MAX7219实现时钟显示的设计.设计主要由软硬件组成.软件方面,主要针对串行发送、计时中断程序进行编制,实现了串行传输技术的时钟显示.硬件方面,基于MAX7219,采用可在线编程的AT89S51芯片为时钟的CPU,并采用高集成化的串行输入/输出共阴极显示驱动器MAX7219为时钟LED的驱动器.使用串行传输技术大大节省了CPU的IO口,为CPU其他功能的扩展提供了端口.     

MCS51单片机多位数码高亮静态显示技术的实现

通过对比串行送数和并行送数2种设计方案、硬件电路原理说明及软件设计流程,分析如何实现基于MCS51单片机的多位数码高亮静态显示,阐述利用数据锁存器件及单片机外部RAM地址控制来实现多位数码高亮静态显示技术的软件、硬件设计。     

高精度片上匹配电阻的设计实现

基于负反馈动态调整原理和数字化的模拟电路设计技术,本文设计了一种可调多晶硅电阻条的有源高精度片上匹配电阻电路.使用TSMC的CMOS0.25um混合信号模型,在Cadence软件环境下用spectre仿真器模拟,结果表明在500M bps的高速时钟信号作用下,所设计的匹配电阻阻值稳定在[44.3Ω,45.6Ω]范围内,最大稳定时间6μs,平均误差为±1.45%,所设计电阻平均变化范围为45Ω±1.45%,最大误差范围1.56%,高于45Ω±10%的高速串行接口协议要求.     

High Speed Column-Parallel CDS/ADC Circuit with Nonlinearity Compensation for CMOS Image Sensors

A high speed column-parallel CDS/ADC circuit with nonlinearity compensation is proposed in this paper.The correlated double sampling (CDS) and analog-to-digital converter (ADC) functions are integrated in a threephase column-parallel circuit based on two floating gate inverters and switched-capacitor network.The conversion rate of traditional single-slope ADC is speeded up by dividing quantization to coarse step and fine step.A storage capacitor is used to store the result of coarse step and locate the section of ramp signal of fine step,which can reduce the clock step from 2 n to 2 (n/2+1).The floating gate inverters are implemented to reduce the power consumption.Its induced nonlinear offset is cancelled by introducing a compensation module to the input of inverter,which can equalize the coupling path in three phases of the proposed circuit.This circuit is designed and simulated for CMOS image sensor with 640×480 pixel array using Chartered 0.18μm process.Simulation results indicate that the resolution can reach 10-bit and the maximum frame rate can reach 200 frames/s with a main clock of 10MHz.The power consumption of this circuit is less than 36.5μW with a 3.3V power supply.The proposed CDS/ADC circuit is suitable for high resolution and high speed image sensors.     

基于高频链技术的逆变电源设计

文章设计实现了一种基于ARM7的高频链逆变电源.首先介绍逆变电源采用高频链逆变技术的优势,然后具体针对100 VA高频链逆变电源进行主电路和控制方案的设计,最后给出相应的仿真波形,证明了该逆变电源具有良好的性能.     

A wideband frequency-shift keying demodulator for wireless neural stimulation microsystems

INTRODUCTION Cochlear implants have been very successful in restoring auditory function in individuals who suffer from sensorineural deafness (Rauschecker and Shannon, 2002). A generic cochlear implant usually consists of an external part and an internal part, which are connected by an inductive transcutaneous link, as illustrated in Fig.1. The link sends both data and power to an internal circuit. The output data from a speech processor are modulated and amplified suc-cessively so that…     

石英晶振的原理与电路组成设计

石英晶振是一种高精度、高稳定度的振荡器,是利用石英晶体的压电效应而制成的谐振组件,以取代LC选频电路,频率稳定度高达10^-9-10^-11,广泛应用于各类电子产品的振荡电路中,如通信系统中的频率发生器等。作用：为数据处理设备产生时钟信号,提供系统振荡脉冲,稳定频率,选择频率。本文将对石英晶振的基本特性、稳频条件、及电路设计方面做简单介绍。     

两种不同的时钟控制电路

"时钟脉冲控制器"是指能够控制时钟脉冲按照预定的数目、完整无缺地发出的电路."变速时钟发生器"是指能够控制时钟脉冲的频率发生变化的电路.文章从理论上指出了设计时钟脉冲控制器与变速时钟发生器的必要性,同时介绍了它们的工作原理和设计方法.     

基于TMS320C6416高速DSP的正弦信号发生器设计

信号发生器作为一种常用的信号源,广泛应用于电子电路、自动控制和通信系统等领域,能为电子测量和计量工作提供符合严格技术要求的电信号设备.文中介绍了基于TMS320C6416高速DSP处理器和DAC8580高精度D/A转换器设计正弦信号发生器的设计方案、原理和方法,实现了正弦信号高速、高精度及数字可调的功能.