一种流水线级LMS滤波器的FPGA实现

分析了基于FPGA技术的流水线操作实现LMS算法的可行性,并完成了LMS滤波器的FPGA实现,通过QuartusII平台仿真分析得出在增加硬件成本的条件下流水线设计速度相比标准LMS算法设计速度提高已经超过3倍。     

用MATLAB设计及FPGA实现IIR滤波器的方法

本文介绍了IIR数字滤波器的传统设计思想与步骤及计算机辅助设计方法。并在FPGA上高效实现的低阶IIR滤波器,其阶数低,实时响应快,适合雷达等的实时、高效处理环境。利用IIR滤波器的多相结构来实现该滤波器系统的方法,对于四通道的情形在MATLAB上利用Simulink作了仿真,并在目标板上对算法进行了实现,证明该系统能够同时处理四个通道的信号。     

数字滤波器的一种设计实现方法

设计了一种由计算机和USB数据采集卡组成的数字滤波器系统,能够减小或消除干扰信号,在计算机控制系统中获得广泛的应用。     

FIR数字滤波器的FPGA设计与实现

提出了一种基于现场可编程门阵列器件FPGA并利用窗函数法实现一个16阶线性FIR．数字滤波器的设计方法。对于在FPGA中实现FIR．滤波器的关键部分——乘加运算,该设计主要采用了将乘加运算转化为查找表的并行分布式算法,与传统串行算法相比,这种方法可极大地减少硬件电路的规模,提高电路的执行速度并且充分利用了FPGA丰富的查表资源。从时域上对基带信号可直接进行成形,因此其实现的滤波器性能优于用DSP和传统方法实现的滤波器,特点是算量较小、精度高,更适用于实时系统。     

浅谈自适应滤波器的FPGA实现

自适应滤波器作为智能天线技术中的核心部分。它的性能就显的非常重要,随着现场可编程门阵列（FPGA）的出现将电路板级产品集成为芯片级产品,提高了可靠性,并能对自适应滤波器设计进行在线修改。本文简单介绍了自适应滤波器和FPGA设计方法,分析了基于FPGA的自适应滤波器的设计。     

基于FPGA的FIR数字滤波器的设计与实现

FIR数字滤波器具有稳定性高、严格的线性相位等特点,因而在现代数字信号处理中得到广泛的应用。文章采用分布式算法,给出了利用现场可编程门阵列器件（FPGA）并采用窗函数的方法来实现FIR滤波器的设计。整个程序采用Verilog HDL语言编写,并在ISE Foundation环境下进行了仿真,结果表明该方法的可行性。     

基于FPGA多普勒滤波器组IP-Core设计与实现

现代高性能FPGA的不断涌现,使得大数据量计算的雷达信号处理器向高度集成化和通用化发展成为可能,基于高性能FPGA详细介绍了一种MTD多普勒滤波器组IP-Core的工作原理与设计方法,并列举出该模块的应用实例,结果表明符合设计需求。     

基于FPGA的小波分解滤波器的设计与实现

给出了一种基于现场可编程逻辑器件（fpga）的离散小波变换的实现方案。采用了mallat快速小波变换算法,利用verilog语言在quartusll编译环境实现。在实现离散小波变换的核心运算——小波滤波器,采用分布式算法（DA）,流水线结构来提高其运算速度。同时,采用madab软件验证其运算结果的正确性。     

一种程控滤波器的设计

该程控滤波器以LPC2138为控制核心,由可编程运算放大器、模拟滤波器、键盘与显示等功能模块组成。通过键盘设置参数,实现了放大器放大增益、低通和高通滤波器的带通频率步进调节功能。实验数据表明,该设计方案正确可行。     

基于FPGA的一种连续插补器的设计与实现

本文主要讨论了基于大规模可编程器件FPGA的一种连续插补器的设计与实现。该插补器采用数字积分法设计,它不仅集成了圆弧插补功能和直线插补功能,还可以稳定执行两轴的直线插补与圆弧插补交替进行的连续插补。基于FPGA的硬件实现既释放了上位机资源,又提高了DDA插补算法的速度与精度。利用VHDL语言编程和QuartusII软件编译仿真,验证了它的可行性与有效性。     

一种基于FPGA的数字锁相环的设计与实现

本文研究了数字锁相环的工作原理和基于FPGA的设计方法,采用了同步状态机简化了编程和逻辑运算,利用Verilog语言进行了建模与描述,运用ModelSim进行时序仿真并下载到了目标芯片。     

基于FPGA的数字滤波器设计

文章采用了分布式算法来实现滤波器,基于FPGA中具有查找表结构,所以适合用分布式算法,将主要的乘法运算转化为了查找表的过程,在设计中采用了层次化﹑模块化的设计思想,对主要的模块进行了设计﹑编程与仿真。最后利用Matlab和DSPBuilder的结合进行了FIR滤波器设计,并用ModelSim进行了仿真,通过仿真结果可以看出符合设计要求。     

一种基于FPGA的新型误码测试仪的设计与实现

本文设计实现了一种用于测量基带传输信道的误码仪,阐述了主要模块的工作原理,提出了一种新的积分鉴相同步时钟提取的实现方法,此方法能够提高同步时钟的准确度,从而提高误码测量精度。     

一种高洳DC在FPGA中的设计和实现

数字下变频（DDC）是数字接收机中的重要组成部90针对伽利略E5宽带信号高速采样后,DDC工程实现困难的问题,分析了传统DDC的优缺点,提出了一种高速DDc在FPGA中现的方案,通过低电压差分信号（LVDS）高速传输数据,利用多相滤波技术实现了这种高速DDc的方案。在工程实践中进行了试验和测试,测试结果表明了这种方案具有很好的工程效果。     

基于FPGA的一种改进型全数字锁相环设计与实现

文章介绍了全数字锁相环的基本结构与工作原理,提出了采用改进型数字鉴频鉴相器与数字环路滤波器实现全数字锁相环的方法,采用Verilog硬件描述语言进行建模,并运用ModelSim软件进行时序仿真和FPGA进行验证。     

一种视频重建滤波器及放大电路的设计

模拟数据进行数字转换后会出现混叠噪声,而数模转换则会存在毛刺噪声。在视频应用中,需要经过重建滤波器对输出进行平滑滤波,以消除采样引起的混叠噪声和数模转换精度不够引起的毛刺噪声。本文设计了一种4阶巴特沃斯低通滤波器作为视频重建滤波器。重建滤波器之后的信号需要进行放大及驱动才能使用,我们使用MAX4090在重建滤波器之后驱动视频信号。     

一种可变码长QC_LDPC译码结构设计与实现

为了克服传统LDPC译码器的适应能力差及扩展能力差的缺点,针对QC_LDPC码校验矩阵的结构特性,提出了一种适应于不同LDPC码码长的译码器。对传统译码器中的变量节点运算单元、校验节点运算单元以及迭代存储器单元进行了改进,并采用XILINX公司的FPGA完成了硬件实现。结果表明,所提出的复用结构保证了单码长情况下的译码性能,其所占用的硬件资源仅略多于最大码长LDPC码的译码器。     

一种新型宽带环形滤波器设计

本文设计了一种基于带有两个半波长短路调谐枝节的双模环形谐振器的新型宽带滤波器.该滤波器能够在通带两侧各产生一个传输零点,使得滤波器的插入损耗在通带外的衰减非常迅速,从而提高了滤波器的频率选择特性.利用"奇、偶模理论"对双模环形谐振器进行了分析,并给出了传输零点的计算公式.结合传输零点公式和仿真软件设计出了一个中心频率为4.25GHz、3dB相对带宽为45%的宽带环形滤波器.仿真结果表明,该滤波器具有低插入损耗和良好的频率选择性等优点.     

一种基于FPGA的视频监测模块实现

利用摄像头获取监控现场视频信息,以FPGA为核心处理器,实现了一种视频处理模块。摄像头采用了PMOD CAM-0.3M模块,其传感器为OV7670,硬件开发平台采用了Basys3,片上FPGA采用了Xilinx的Artix7芯片,使用Vivado为开发软件,根据背景差分算法,实现了对现场的实时视频监测。     

一种语音信号端点检测法的FPGA实现

对语音信号进行端点检测是语音识别的前提,这类芯片当前大多采用以DSP为核心的结构,费用高、设计缺乏灵活性。而FPGA具有功耗低、体积小等优点,是进行端点检测的理想平台。介绍了一种FPGA实现语音端点检测的方法。