二进制补码乘法及其FPGA实现

本文对改进的Pezaris直接二进制补码阵列乘法进行理论上的分析;采用结构式VHDL描述这种算法,经仿真验证,改进的Pezaris二进制补码乘法算法正确;最后在FPGA上加以实现,实现结果表明,改进的Pezaris二进制补码乘法器占用面积少并且速度快。     

一种基于Cadence的8位串行乘法器的设计与仿真

本文设计了基于移位相加的4*4级联乘法器构成的无符号8 bit乘法器,除此之外时延,版图面积和优化的模块也在文中加以阐释.对原理图的瞬态仿真,版图绘制和后续仿真在文中也加以介绍.其中8 bit的无符号二进制串行乘法器是由与门和全加器组成的4*4级联乘法器电路构成的.     

基于集成模拟乘法器的双边带调幅电路的设计

在信号传输技术中,由于低频的电信号难于实现远距离传输,所以要将低频信号调制在高频信号上,以实现有效传输。本文采用集成模拟乘法器MC1496作为主要元件设计调幅电路。     

一种UHF RFID读写器载波抵消电路设计

设计出一种基于矢量乘法器的UHF RFID读写器载波抵消电路方案。该方案采用了矢量乘法器集成电路芯片,功率检测芯片,STM32微控制芯片,工作频率为8400~960MHz,同时设计闭环自动载波抵消控制程序。重点介绍了载波抵消具体方案和抵消控制工作原理,同时进行了实物测试与验证。     

GA3816器件在时域脉冲压缩处理中的应用

GA3816器件内部具有160个浮点乘法器,峰值运算能力达到250亿次乘法累加/秒,该器件采用0.18um工艺制作,器件规模达410万门,具有很强的滤波运算能力,可广泛应用于多种信号处理场合.单片GA3816器件完成4000点时域脉冲压缩的数据吞吐率为1.25us.     

数字PID控制器的硬件优化设计

研究了PID控制器的数字电路实现方法. 通过对数字PID算法进行流水线设计,提高了算法运行效率;通过对加法器和乘法器采用有符号二进制小数操作,减小了电路面积. 该算法在Actel AFS600芯片上实现,仿真结果表明了该方案的可行性和有效性.     

FPGA中单精度浮点乘法器的实现

设计了一个基于FPAG的单精度浮点乘法器,利用了Booth-2算法编码运算,并使用了Wallace树结构完成部分积的累加,并且考虑了浮点数特殊值的处理。乘法器在Xilinx ISE 9.1中进行了综合与仿真,在modelsim中验证了乘法器的正确性。     

应用FPGA和MSP430设计的微弱信号检测仪——基于电子工程实训教学案例

本系统是基于锁定放大器的微弱信号检测装置,用来检测在强干扰信号背景下已知频率的微弱正弦波信号的有效值,核心是锁定放大器的设计。该系统由π型衰减网络、加法器、微弱信号检测电路和显示电路组成。其中加法器和π型衰减网络生成所需微小信号,微弱信号检测电路和显示电路完成微小信号的检测并显示在液晶屏上。本系统是以锁定放大器为核心,将经衰减网络衰减产生的正弦参考信号经过放大整形后,接着通过由FPGA与MSP430组成的数字移相网络产生相位步进的方波去驱动开关乘法器,最后通过低通滤波器输出直流信号,该直流信号通过单片机进行处理并自动显示最终结果。本系统集成度高,能够精确、快速地实现对微弱信号的检测。     

密码学中大整数乘法的研究

在RSA、Diffie-Hellman密码系统的算法中都要用到大整数乘法算术。以下介绍了Knuth经典乘法、Karatsuba乘法以及它们的计算时间复杂性,在此基础上提出了一个新的大整数乘法技巧,并且在理论上和实践上被证明是有效的。实验结果也显示改进的大整数乘法算法在实现大整数乘法运算时具有更高的效率。     

适用于音频过采样DAC的插值滤波器的设计

文章设计了一种通用便携式数字音频系统Sigma-Delta DAC中的插值滤波器,基于插值滤波器的系统理论,针对单级高倍插值电路硬件消耗较大的问题,提出采用三级半带滤波器实现8倍插值和级联16倍采样保持电路来实现128倍的插值滤波器。使用两相分解原理在系统级优化电路结构,并运用CSD编码,使得滤波器中的乘法运算只需要移位来实现,大大减少了所需硬件及芯片面积。最后进行了系统仿真,仿真波形的结果表明其功能和性能达到设计要求。     

基于GeoGebra软件的矩阵乘法的可视化教学研究

在线性代数的教学中,矩阵乘法是一个非常重要的算法,矩阵乘法的一个应用就是旋转变换,本文借助GeoGebra可视化功能,动态展示了旋转变换的效果,使矩阵乘法的本质得到展示,加深学员对矩阵乘法的理解,同时也增加了课堂的活跃性与趣味性,有助于提高教学效果。     

基于HNG门的新型可逆乘法器的设计

Haghparast和Navi曾经设计过一种可逆逻辑门-"HNG"门,该种门能够以单个门完成可逆加法操作.本文利用HNG门构造了一种可逆乘法线路,所设计的乘法线路能够以更快的速度、更低的硬件复杂度实现两个4位二进制数的可逆乘法操作,同时,更容易扩展完成位乘法操作.     

浅谈《概率论与数理统计》中乘法公式的教学体会

《概率论与数理统计》中的乘法公式是由条件概率引申出来的,它用于求解积事件的概率,体现了分步讨论、化繁为简的思想,在生活中有广泛应用。文章呈现乘法公式的教学设计、教学过程和教学反思,强调乘法公式蕴含的思想,通过精心创设的问题情景和设计精密的引导策略,带领学生主动思考和探索,培养学生利用乘法公式解决实际问题的能力。     

创设情境 促进有效记忆

乘法口诀对小学生来说是抽象、枯燥的数学知识。本文论述在口诀教学过程中,把乘法口诀与学生生活相联系,让学生在感兴趣的数学游戏活动中,充分地理解、内化、深化口诀,最后达到有效记忆口诀。     

高速离散余弦变换VLSI实现的可测性设计

本文提出了一种离散余弦变换电路VLSI实现的可测试性设计。它采用基于算法结构变换的并行实现,所用乘法的数量大大减少,降低了硬件面积占用和功率消耗。为提高DCT的可靠性,在本设计中加入可测性设计方法,采用一种新的内建自测试(BIST)技术。实验表明该设计对运算器的内部结构和运算速度影响小,并具有较高的故障覆盖率。本文的方法适用于高可靠性要求下的数字信号处理的VLSI实现。     

浅谈灵活运用“十字相乘法”分解因式

因式分解是整式乘法运算的相反的变形,是把一个多项式化成几个整式的积的形式."十字相乘法"是分解因式的重要方法之一,在许多情况下运用"十字相乘法"分解因式是很方便的,必须使学生掌握它的技能和技巧.     

珠算多位数乘除新法

用算盘来作多位数加减法,要比用手搖計算机快一些。不过用旧法在算盘上作多位数乘法就比較难些,作多位数除法就更困难些。珠算多位数乘除旧法困难在哪里,有沒有办法克服呢? 珠算乘法的困难首先以238×462=109956为例来說明旧的珠算乘法的困难。用算盘作乘法时,被乘数238放在最左三档上;     

划线乘法计算器

<正>划线乘法是通过用横向线条表示乘数、纵向线条表示被乘数,用横向线条与纵向线条的交点数或斜向交点数相加之和表示乘积数位的数学运算。划线乘法计算器是一种基于划线乘法的计算仪器,有利于儿童从图形的变化中学习数学的乘法运算,有趣又便于记忆。一、制作材料1.长约175mm的红、绿、蓝游戏棒若干根。2.长175mm、宽175mm的有机玻璃正方形盒子一个。二、制作方法在175mm×175mm的正方形盒子边缘内四     

乘法运算的新算法队列运算

乘法运算领域庞大而复杂,几千年来人们在这个领域不断探索和研究,取得了丰硕的成果。本文详细阐述了乘法运算新算法理论体系,增加了延用千年竖式运算方法的又一套运算方法理论,这是一套创新的乘法运算方法理论体系而不是简单的运算技巧,想必在数学、教育和网络大数据运算领域产生一定的影响。     

浅析电子式电能表的误差及其调整方法

本文首先分析了电子式电能表的工作原理,指出其产生误差的主要原因有电压采样器、电流采样器和乘法器三个方面。详细分析了电子式电能表误差调整原理,在此基础上提出分别从硬件调整和软件调整两个方面提出具体的调整方法。