基于AMBE2000的语音编解码在FPGA中的实现

通过FPGA软件配置的动态方式来设置AMBE2000工作状态,在满足了高品质的语音质量下,提高了设计效率,缩短了设计周期,降低了设计成本.     

基于MATLAB的MELP语音编码实验分析和处理

本文首先简介MELP语言编码原理,然后借助MATLAB这一功能强大的工具,开展语言编码仿真实验研究,对编解码系统进行功能仿真.文中重点研究仿真实验的开展过程,列出部分关键源代码.仿真结果表明,合成语音与原始语音很好地拟合,系统编码、解码后的语音质量基本良好.     

低速率声码器芯片设计

本文针对清华大学研制的SELP低速率语音编解码算法设计出一款声码器芯片--TR600,TR600声码器芯片的核心部件是它的语音编解码处理器.该处理器采用软件和硬件协同设计的方法使芯片面积和运算速度达到最佳平衡点,在20MHz低主频下实现了即时语音通信.     

低速语音声码器AMBE-1000TM的算法分析

AMBE-1000声码器是由Digital voice Systems公司(DVSI)设计的,它是一个灵活、高性能、单片的语音编码器.这种声码器采用AMBE语音压缩算法,使得它在2.4kbps的低速率下,可以提供优质的语音质量.测试表明AMBE语音压缩算法优于CELP,RELP,VSELP,MELP,ECELP,MP-MLQ,LPC-10等语音压缩算法.着重对AMBE-1000TM声码器采用的AMBE语音压缩算法的原理及性能进行了分析.     

一种语音信号端点检测法的FPGA实现

对语音信号进行端点检测是语音识别的前提,这类芯片当前大多采用以DSP为核心的结构,费用高、设计缺乏灵活性。而FPGA具有功耗低、体积小等优点,是进行端点检测的理想平台。介绍了一种FPGA实现语音端点检测的方法。     

程控分频器的FPGA实现

在给出倍频电路后,将输入时钟进行倍频,以方便实现整数倍的等占空比分频,对于小数分频则采用双模前置方式,利用将小数部分累加的方法,将N及N+1分频器混合均匀,以减小输出信号的相位波动.仿真结果表明,设计的程控分频器可适用于对100MHz以内的信号进行任意分频.     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程，给出Verilog描述的代码和仿真结果。     

基于FPGA卷积码和交织的实现

介绍了在QuartusⅡ软件平台上用VHDL语言和宏单元模块实现基于FPGA的(2,1,6)自正交系统卷积码和4×4行列交织器的一种方法,并对它们的工作和设计原理做了简单的介绍。最后,通过仿真测试验证了卷积码的纠错功能。还验证了原始数据经过交织后码字顺序发生改变,再经过解交织又恢复原来顺序的交织功能。     

基于CPLD/FPGA的三相SPWM波形发生器的设计与实现

该文介绍数字比较法生成SPWM的原理,利用VHDL语言描述SPWM波形发生器的硬件结构,并在FPGA 器件EP1K30TC144-3实现三相SPWM波形发生器实际系统,用此法实现的系统精度高、可靠性好.     

基于FPGA的TCP/IP协议设计与实现

以FPGA(现场可编程逻辑门阵列)为控制中心,实现了网络接口芯片的时序控制,进而搭建一种百兆以太网的高速数据传输平台。实践证明,此平台具有良好的接口扩展性,更便于同计算机进行连接。此外,此平台拥有较高的数据吞吐率,能够达到接近100Mb/s的以太网极限吞吐率。     

PWM控制的FPGA实现

PWM(Pulse Width Modulation,脉宽调制)是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术,广泛应用于测量、通信、功率控制与变换的许多领域中.优点在于能最大限度实现抗干扰.本设计采用ALTERA公司的EPF6016来产生某型飞行器的检测控制设备设计的全静压试验器所需要的PWM控制信号去驱动试验器气路系统中相应的比例阀进行数据通讯,并将通讯后所得的数据交给微机处理器进行处理,进而达到控制的目的.     

一种基于ARM的FPGA可重构配置方法的实现及应用

通过介绍FPGA的各种配置方式,提出了一种基于ARM处理器的FPGA动态配置方法,充分利用ARM处理器功能强、速度快、应用广的特点,结合FPGA重配置特性,实现了对FPGA的动态配置．文中详述了FPGA被动串行配置方式的时序,给出配置流程图及实现的程序代码,并通过实例验证了该方法的优越性及应用前景．     

基于FPGA的数字调制器的实现

该文给出了一种基于FPGA的数字调制器实验模块的设计方法,该实验模块能实现10种不同的调制,同时还可作为由MCU控制的任意波形发生器。介绍了FPGA实现数字调制器的原理,在完成DDS模块基础上,给出了多种数字调制器的实现方法,最后对系统功能和性能进行了测试,测试结果满足设计要求。     

基于FPGA的模拟调制器实现

给出了一种基于软件无线电利用FPGA实现的模拟调制器实验模块的设计方法。介绍了FPGA实现AM调制器的原理,并在DDS基础上,给出了FM凋制器的实现方法。最后对系统功能和性能进行了测试,测试结果满足设计要求。该实验模块是一个基于单片机与FPGA的综合开发实验平台。     

纠两错的RS码在FPGA上的实现

介绍了RS码的结构和一般译码方法,重点讨论了RS(15,11)的译码方法。我们根据PS码的循环性采用了step-by-step算法,使占用硬件资源最少从而适合在VLSI实现。并用ALTERA公司的FLEX10K10器件实现了RS(15,11)纠错码。经试验测试,对码组中任意不多于两个的符号错误都可以给予纠正,且运行可靠。     

基于FPGA的AES-128加密芯片的设计与实现

介绍了基于Altera公司的系列FPGA的AES-128加密算法的具体实现方案,优化了字节替换,设计了简化结构的列混合/逆列混合变换,最终实现了加解密模块的复用,从而有效减少了硬件资源的消耗.通过在芯片EP1C12Q240C8上的验证,在100MHz工作频率下,数据吞吐率达到256Mbps,而芯片规模不超过30K门.试验表明该方案能够以较少的资源获得较高的吞吐率.     

基于FPGA的Ethernet Powerlink技术的实现

为满足工业自动化控制系统数据采集传输的实时要求,以Cyclone系列的EPCAOF484为核心控制芯片,ENC28J60为网络接口芯片,实现了开源以太网协议Powerlink。利用Wireshark工具进行测试,实验结果表明,这种利用FPGA实现Powerlink的方法具有确定性好、实时性强的优点。     

基于FPGA的JPEG静态图像压缩实现

介绍了一种JPEG静态图像压缩的算法以及基于FPGA芯片特点实现该算法的设计。