基于FPGA的电子创新平台的设计与实现

现代电子设计技术的核心已日趋转向于计算机的电子设计自动化技术,即EDA技术.其就是依赖功能强大的计算机,在EDA工具软件设计平台上,对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件,自动地完成逻辑编译,化简,分割综合,布局以及逻辑优化个仿真测试,直至实现数字系统功能.EDA技术的一个重要特征就是试用硬件描述语言(HDL)来完成系统的设计文件,应用VHDL的数字电路设计降低了数字系统的设计难度,这在电子设计领域已得到设计者的广泛采用,熟练掌握FPGA设计技术已经是对电子设计工程师的基本要求.本设计就是针对EDA开发板的设计问题,提出了基于FPGA的电子创新平台的硬件实现方法.     

多层次设计数字系统

与传统的数字系统设计方法比较,采用Verilog HDL语言的现代数字系统设计方法具有优越性。为提高设计数字系统的水平,采用Verilog HDL语言在多层次设计数字系统。分析了多层次设计数字系统的优点,然后从行为级、数据流级、结构级和混合方式等不同层次设计了一个数字系统,且都可以得到正确相同的功能。从不同层次设计数字系统,具有极高的灵活性,降低了设计难度,能够提高设计能力。     

基于硬件描述语言ABEL-HDL实现组合逻辑电路的探讨

随着科学技术的发展,硬件描述语言HDL已经成为现代EDA技术的重要组成部分。硬件工程师们也常利用计算机这个工具在EDA软件平台上用硬件描述语言完成数字系统的设计。这种“自顶向下由概念驱动工程”的新型设计理念极大地提高了硬件工程师们的设计效率、缩短了产品的研发周期。本文将探讨硬件描述语言ABEL-HDL的知识要点和学习难点,并通过应用实例讨论使用ABEL-HDL语言对几种典型的组合逻辑电路的设计方法。     

HDL技术简介与应用

随着数字电路与系统设计的日益大型化与复杂化,传统的设计方法已逐渐不能适应新的变化,利用硬件描述语言进行系统设计的方法应运而生。本文简介了HDL设计方法的优越性及其在复杂数字系统设计中的应用。     

EDA技术中的硬件描述语言—Verilog HDL

电子设计自动化（EDA）的关键技术之一是要求采用形式化方法来描述数字系统的硬件电路，Verilog HDL是目前功能最强大的EDA硬件描述语言之一，本文在介绍Verilog HDL语法结构的基础上，结合电路实例进一步阐述Verilog HDL 易学、简洁、灵活、高校的编程风格。     

基于Verilog HDL出租车计费系统的研制

以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX PLUSⅡ软件调试、优化，下载到EPF10K10TCl44—3芯片中，可应用于实际的出租车收费系统。     

基于EDA技术的数字电路课程设计

在数字电路课程设计中引入先进的EDA技术是数字电路实验及课程设计教学改革的方向。介绍了基于Verilog HDL和QuartusⅡ5.1的交通灯控制器的设计,四种灯能按设计的要求顺序亮灭,并能将灯亮的时间以倒计时的形式显示出来。体现了数字系统的硬件设计向软件化方向发展的新思路,阐述了EDA技术在数字系统设计中的重要地位和作用。     

VHDL语言在现代数字系统设计中的应用

VHDL(超高速集成电路硬件描述语言)作为硬件描述语言具有良好的可读性、可移植性和易理解等优点。介绍了VHDL语言及其基本特点和VHDL语言在数字钟设计中的具体应用,在应用VHDL语言进行电路设计的过程中,说明了用VHDL语言设计数字系统的方法,并给出了仿真结果。结果表明,VHDL在硬件设计上是非常有效的,在数字电子电路的设计中硬件描述能力强、设计方法灵活。     

基于FPGA＋COMS的小型彩色数字相机系统设计

为了满足实际项目需求,设计了一套基于FPGA结合CMOS图像探测器的轻小型彩色数字相机系统。根据项目特点,选用了一片Xilinx公司FPGA作为硬件设计平台．使用Verilog—HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述．对图像探测器时序驱动、输出图像格式重组、彩色图像恢复等功能进行了详细的设计。试验结果表明,所设计的图像采集系统在1280＊1024模式、25f·s^-1的情况下可以实时稳定的实现彩色图像的显示与存储。     

系统可编程逻辑器件在电路设计中的应用

近年来,电子计算机和可编程逻辑器件的发展给电子电路设计带来了革命性的变化.电子电路的设计过程原来是由书面设计到硬件搭接试验再到制作样机的过程,现在正过渡到使用EDA(电子设计自动化)软件设计工具进行设计.在系统可编程逻辑器件(ISP-PLD)的出现,使得用于数字系统的大量中小规模74LS系列和CD系列器件,甚至常规PLD器件都可以用ISP-PLD所取代,从而实现了硬件设计和修改软件化,降低了成本,缩短了设计周期.……     

基于VHDL语言的FIR数字滤波器的实现

主要利用硬件描述语言实现FIR数字滤波器的设计。介绍了数字滤波器的研究背景、发展过程和应用现状,分析了传统的数字硬件系统设计方法与采用硬件描述语言的数字硬件系统设计方法的不同,重点阐述了FIR数字滤波器的原理和采用硬件描述语言的设计方法,在QuartusII6.0环境中设计了采样频率为44KHz,截止频率为10.4KHz,输入8位输出8位的线性相位FIR数字滤波器,给出了设计的仿真结果。结果表明该设计能够满足FIR数字滤波器的设计要求,对FPGA硬件资源的利用高效合理。     

FPGA可编程逻辑器件的优化设计方法

硬件描述语言HDL是基于行为级描述的语言,用HDL设计开发的FPGA芯片,由于FPGA器件自身的结构特点,使得FPGA器件在生成的电路结构、电路性能、内部资源的消耗及器件的运行速度等方面存在一定的缺陷。分析探讨了优化FPGA芯片设计,改进用VHDL语言描述电路结构的几种方法。     

基于FPGA的计算机基础实验教学平台的设计与实现

本文研究了传统计算机组成实验箱的硬件组成,并以此为目标设计并实现了基于FPGA的计算机基础实验教学平台.平台以FPGA芯片Cyclone II EP2c8Q208C8为主,并使用一块CPLD芯片MAX II EPM1270T144C5辅助管理,有外扩存储器.MAX II EPM1270T144C5主要负责管理板上的按钮、开关、LED灯和数码管,它和Cyclone II EP2C8Q208C8之间通过IP核通信,该IP核将向使用者提供一组控制板上各种资源的接口.由于FPGA芯片具有重复编程能力,使得平台的功能可以像软件一样被编程,使实验平台具有极强的灵活性和适应性.学生不仅可以利用平台完成计算机组成原理实验,同时还可以利用实验平台完成数字逻辑、EDA、硬件描述语言(HDL)等基础课程的学习.使用本实验平台,学习者不仅仅能像传统的基础实验平台那样验证实验现象,还能使学习者站在设计者的角度去学习.学习的过程也是设计的过程,这是对传统的基础实验教学的改革.     

数字IC设计系列课程改革的探索

根据企业对数字IC设计岗位的要求及当前教学和课程设置中存在的问题,提出了将HDL设计、数字系统性能优化、EDA软件的使用穿插到数字电路、FPGA设计、ASIC设计等传统课程中的三级课程体系,该体系在教学实践中取得了良好的教学效果。     

有限状态机的VHDL设计方法研究

有限状态机及其设计技术是实用数字系统设计中的重要组成部分,是实现高效率、高可靠性逻辑控制的重要途径。VHDL是一种面向设计、多层次的标准化硬件描述语言,VHDL为设计者提供了一种全新的数字系统的设计途径。通过对基于VHDL的有限状态机设计方法进行研究分析,以及利用综合器Synplify Pro对VHDL的源设计程序进行硬件综合设计,可以生成RTL图和门级结构Technology图。结合内存控制器的VHDL设计实例,总结了有限状态机VHDL设计的一般过程。     

基于VHDL语言的设计8位CISC微处理器实例

以8位的CISC微控制器为例,说明采用硬件描述语言（HDL）进行数字系统设计的方法．首先采用典型的模块化设计的思想把整个系统分解成数据处理通道和控制通道．数据处理通道主要负责数据处理等,包含所有内部寄存器、算术逻辑单元（ALU）、程序及堆栈指针等．控制通道主要负责系统的控制,其主要的核心部件为一个状态机、状态机根据指令的内容执行不同的控制操作,数据通道在控制通道控制下完成指令的操作内容．采用数据处理和控制独立设计的优点是可以根据他们各自的特点进行相应的设计、文中设计的微处理器可单独使用也可做嵌入式系统．     

基于FPGA的FSE-CMA盲均衡器设计与实现

针对传统常模盲均衡(CMA)算法相对复杂,太多乘法器导致占用过多逻辑资源的不足,设计并实现了一种基于FPGA的FSE-CMA盲均衡器。给出了盲均衡器的总体框架,设计了硬件电路。以1～20 MHz的DPSK信号为输入信号,设计了数字下变频模块和信号解调模块。改进了FSE-CMA的滤波器结构,设计了硬件实现组成模块及抽头系数更新过程。搭建了硬件测试平台并进行级联了测试与验证。     

小型微机测控系统中的液晶数字显示接口设计

本文介绍一种液晶数字显示(LCD)组件的工作原理,以及该组件与单片微机系统的显示接口的硬件设计及数字显示刷新软件的实现。对 LCD 数字显示与微机配套显示系统及智能检测数字显示方面的应用提供一定的参考价值。     

核辐射信号数字仿真发生器的设计

设计了一套核辐射信号数字仿真发生器,可以近似数字核仪器系统中的探测器-前置放大器、前端条件线路、高速模/数变换等部分。利用这套仿真发生器,只需一台PC机就可以进行数字处理算法的开发,减少了对硬件设备的需求,降低了数字核仪器系统的研发成本,增强了数字处理算法开发的灵活性。通过仿真信号能谱测量与实际采样信号能谱测量的对比,验证了核辐射信号数字仿真发生器的有效性和实用性。