基于SOPC的FPGA NiosⅡ嵌入式等精度频率计设计

为了提高频率计的测量精度和系统性能,一方面对传统的等精度频率计的测量方法进行改进,另一方面采用SOPC设计技术,FPGA芯片上配置NiosⅡ嵌入式软核处理器的系统实现方案。利用FPGA高速数据处理能力实现对各参数的测量计数,软核处理器优良的数据处理能力实现对频率、周期、脉冲宽度和占空比的计算及显示。结果表明该频率计系统性能优良、测量精度高、成本低、体积小。     

基于FPGA的SOPC设计

本SOPC系统在Altera公司Cyclone系列芯片EP1C6Q240中移植Nios Ⅱ嵌入式处理器,作为核心控制电路;利用FPGA丰富的可编程逻辑资源和IP软核构成嵌入式处理器的接口模块,实现对SDRAM存储器、FLASH存储器、LCD液晶显示器、独立键盘、LED等硬件的控制;软件设计采用开源的uC/OS-Ⅱ嵌入式实时操作系统,完成一个嵌入式系统硬件设计.经调试运行,在该系统上成功进行了推箱子游戏,验证了基于FPGA硬件设计的可行性,实现嵌入式实时多任务软件的开发.     

基于FPGA的等精度数字频率计的设计

根据等精度测量的原理,利用FPGA和Verilog HDL编程设计了一种数字频率计．FPGA程序由分频模块、计数器模块、除法器模块、显示模块组成．经过仿真下载验证,能够实现等精度测频功能,频率测量范围为1Hz-1MHz．与传统方法相比,该方法具有外围电路简单,设计周期短,易于修改等优点．     

基于FPGA的逻辑分析仪SOPC设计

采用SOPC方法设计了逻辑分析仪,分析了系统中各组成部分的工作原理,重点阐述了利用FPGA片内PLL的时钟分相采样法,将系统采样率提高到400 MSa/s.该设计成本较低,可以满足一般数字电路的调试,具有很好的实用价值.     

基于FPGA的SOPC嵌入式系统设计

SOPC嵌入式设计是一个崭新的、富有生机的嵌入式系统设计技术。它是将处理器、存储器、I／O口等系统设计需要的模块集成在一起,设计集成为相对独立的IP核,从而完成实际生产和科研所需要的各种功能。该系统是集EDA和SOPC为一体的嵌入式系统。其核心采用Altera公司Cyclone系列的EPIC3T144,并配以丰富的外设。整个系统设计灵活、可裁减、可扩充、可升级,并且具备软硬件在系统可编程的功能。其不仅可以应用于科研领域,也可以适应国内高校嵌入式系统实验教学的需要。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

多通道测量的等精度频率计

介绍一种基于等精度测量的数字频率计的设计方案,该频率计在每个不同测频范围内保持精度不变,且对于幅度值较小的高低频信号能够准确测出.采用多通道的放大整形电路,故能在较宽的频率和幅度范围内对频率、周期、占空比、两路信号的时间间隔等参数进行测量.又结合STM32单片机强大的数据处理能力,将基准频率提高以获取更高的测量精度,还增加软件滤波使测量结果更为稳定.仿真和实验结果表明其测量精度高,有较高的稳定性.     

基于FPGA的数字频率计综合实验设计

针对当前电气技术实践基础课程中FPGA实验教学环节存在内容设计脱离实际工程、学生缺乏基本编程技能等问题,设计了基于FPGA的数字频率计综合实验.通过该实验,学生了解FPGA工程开发流程、掌握FPGA基础编程技能、熟悉FPGA相关调试工具与方法.教学实践证明,该实验可以培养学生独立思考与动手实践的工程素养,提高学生数字系...     

基于NiosⅡ软核的网络化病人监护系统设计

介绍了利用32位Nios Ⅱ软核处理器和FPGA芯片来实现网络化病人生理参数监护系统的方法,讨论了硬件系统的基本构成、操作系统移植以及系统软件部分的设计问题。     

基于FPGA的可编程片上系统SOPC

介绍了可煽程片上系统SOPC导致嵌入式系统设计变革的原因及优势，分析了基于FPGA的可煽程片上系统的设计方法。提出了嵌入IP核的SOPC系统的解决方案．     

基于FPGA的内建自测试的实现研究

针对大规模SOC芯片设计中BIST测试时间长和消耗面积大的问题,提出使用FPGA实现内建自测试的测试向量发生器、被测内核和特征分析器.通过Verilog HDL语言进行仿真,结果验证了所提方案的正确性和有效性.     

基于FPGA/CPLD技术的数字频率计设计

简述了基于FPGA/CPLD技术的数字频率计的总体设计.利用MUX PLUSⅡ和protel99对系统原理图进行设计以及仿真;使用vhdl软件对硬件系统进行编程、仿真、测试;使用Protel99软件制作印刷电路板;运用单片机编程语言对AT89C51编程并通过仿真器将程序写入芯片,对系统进行调试,实现了测频功能.     

基于FPGA的数字音响均衡器的设计与实现

介绍采用FPGA（现场可编程逻辑阵列）为数据处理和控制核心的新型数字音响均衡器的设计原理和实现方法.所设计的均衡器能在不同的环境下实现稳定、高效的幅频均衡,采用全数字的均衡方法,均衡精度较高,有较高的实用价值.     

基于FPGA的数字光端机的设计与实现

随着现代安防技术的发展,大范围远程监控的应用越来越多,而远程监控中传输成为其主要问题。文章介绍了一种基于FPGA的视频、音频、以太网等数据的远程传输设备的设计和实现。     

基于FPGA的数字光纤视频信号接收装置的设计与实现

提出了以FPGA为主控芯片,以光纤为通讯媒介的视频信号数字通信实验装置的设计实现过程,并对电路各个模块的功能及实现加以说明。电路在altium designer中设计完成,采用分模块式的设计,思路灵活,结构清晰,易于实现。在QuartusⅡ环境下用VerilogHDL语言进行编程并对程序进行仿真。该装置已做成了实体,可以实现视频信号的传输。     

DSP Builder在数字信号处理中的应用

目前数字信号处理（DSP）技术发展迅猛,在电子、通信、航天等领域DSP技术都有着十分广泛的应用.以往设计人员在进行DSP系统设计时通常采用DSP处理器或在FPGA上通过硬件描述语言（VHDL）实现,设计难度大,开发周期长.本文介绍的DSP Builder是Altera公司推出的一个DSP开发工具,允许设计者在Matlab中完成算法设计,在Simulink软件中完成系统集成,然后通过SignalCompiler模块生成Quartus II软件中可以使用的硬件描述语言文件,通过综合仿真后下载到FPGA芯片内,从而完成系统设计.与以往基于硬件语言的设计相比,这种设计流程更快、更容易.