FPGA低功耗的设计研究

本文根据串行、并行两种算法,利用VHDL语言设计八位加法器,分析研究不同算法对基于FPGA设计特性的影响。所设计的两种加法器,在QuartusⅡ7.2中基于EPM240F100C5进行了功耗、运行速度、逻辑单元占用等性能的分析。分析与实验结果表明,不同算法会对设计系统的特性产生影响,所设计的并行加法器对FPGA逻辑单元、动态功耗的占用与串行加法器相比占用资源少,功耗低,具有较好的特性。     

基于Protel99 SE的十进制加法器的仿真

为了提高学生学习的兴趣和教学效果,同时验证电路设计的合理性。以十进制加法器为例。利用Protel绘制出仿真电路图;对图中的元器件进行参数设置和对仿真电路进行仿真设置,利用其ERC功能对电路设计不合理的地方加以改进得出仿真结果,验证所设计电路的正确性;所设计电路可以完成其电路功能,实现十进制的加法功能。     

基于STC89C52两位十进制加法器的设计

加法器是一种用作加法运算的电子产品,在人们生活中适用性比较广泛,本次设计是用单片机来设计的两位十进制加法器.该设计系统是以STC89C52为单片机,P1口作为输入端,外接3X4的键盘,通过键盘扫描来对输入数的控制,系统采用LED数码管作为显示器,软件程序采用均采用C语言编写,便于移植与升级.两位十进制加法器可以实现简单的两位数相加的运算.     

一般化全加器在阵列乘法器设计中的典型应用

直接补码阵列乘法器是计算机提高定点乘法运算速度的重要部件,它的设计是一般化全加器的典型应用。从补码和真值的转换关系开始,深入分析了四类全加器的工作原理,提出了直接补码阵列乘法器的设计方案。     

基于IEEE754浮点数的快速反码加法器设计

由于IEEE754标准的浮点数在计算机中是以原码的格式存储的,为了将浮点运算的结果转换成原码,最快的方法是使用反码运算系统。试应用超前进位和反码运算系统原理设计了单精度浮点数的快速的阶码减法器和尾数加法器/减法器。     

平板叶片的相关激励响应试验

为了研究不同频率的激振力叠加作用下平板叶片的位移响应变化,在平板叶片上选取激励点和多个响应点进行相关性激励试验。试验中,首先运用设计的加法器对频率为112、280和583 Hz的简谐力分别进行叠加,然后以压电陶瓷片作为激振器对平板叶片进行激励,同时以压电陶瓷片作为感应器采集位移响应,最后应用谱分析方法对位移响应进行分析。通过对比不同频率的激振力叠加作用下的位移响应自功率谱幅值,发现自功率谱幅值比单一频率激振力作用时有所降低,并且降低的程度和与其叠加的激振力频率的大小和个数有关,叠加的个数越多,降低的程度越大。     

用“分析法”设计组合逻辑电路的探讨

在实际应用中,组合电路的设计有很多不能由一般步骤设计出电路,而是要根据每个问题的具体情况,分析它们的各自特点,寻找出解决问题的方法。本文给出了从局部到整体、寻找个性特殊规律和增加某些限制条件等三种设计方法,可供有关电路设计人员参考。     

基于Handel-C的多目标演化逻辑电路设计

Handel-C是起源于ISO/ANSI-C的高级程序设计语言,可以使设计者用软件方法来设计硬件。本文运用硬件描述语言Handel-C实现了基于多目标演化算法的一位全加器的电路设计,证明了在硬件上可实现电路的优化。     

Banach空间中一类广义均衡问题的收缩投影算法

在一致凸和一致光滑的Banach空间中,提出通过一种收缩投影算法来得到广义均衡问题解集EP,拟-φ-渐近非扩张算子的不动点集F(S)和极大单调算子T的零点解集T-10的公共解。在适当的条件下,证明了算法所产生的迭代序列强收敛于EP∩T-10∩F(S)中的某一点。     

基于MSP430的低频功率放大器设计

以MSP430F135单片机作为测量和显示的核心部件,采用两级前置放大电路、功率放大电路、带阻滤波电路、电流转换电路（功率测量电路）等组成一个低频功率放大器电路系统。测试结果表明,该系统能实现信号功率放大功能,具有输出噪声低、工作频带宽（10 Hz~50 kHz）、输出效率较高的特点。     

数据选择器在组合逻辑电路中的应用

简述了用数据选择器转换为其它功能组合逻辑电路的基本方法。     

基于MOS管低频功率放大器的设计

基于集成运放NE5532设计而成的一种低频功率放大器,由直流稳压电源、电压放大电路、MOS管功率放大级电路、带阻滤波电路及数据采集显示模块五部分组成,其主要功能是将10Hz-50KHz的低频小信号放大,输出功率大于5W且波形无明显失真,并将系统的输出功率、直流电源的供给功率和整机效率实时显示出来。     

一种快速大数乘法器的设计方法——大数乘法的高速实现

本文介绍了大数乘法器的一种高速实现算法,采用了Booth算法和Wallace Tree算法,通过减少部分积,并把大数加法拆分为32位的加法来实现对于大数乘法的高速运算.其核心的数据通路仅有一个16位的乘法器和一个32位的加法器组成,真正实现了以"小"资源实现了"大"运算.     

特定消谐变频调速实验装置的研制

研制了变频调速原理和特定消谐技术相结合的实验装置,通过控制电路中的模数转换器对存储器高位地址的切换实现变压;改变循环加法计数器的计数脉冲频率实现变频。在逆变电路中采用了三菱公司的智能功率模块,简化了系统结构,提高了整个系统的可靠性和经济性。理论分析和实验结果表明:将特定消谐技术应用于变频调速系统后在节能和环保方面具有优越性能。该实验装置便于分析特定消谐技术的特点和变频调速的运行规律。     

电源对电路工作的影响及电源设计的注意要点

本文分析了电源设计对电路工作的影响,并从选择合适的电源电路,设计合理的电源电路PCB,用好去耦电容, 正确连接好各电路板之间的电源连线等几个方面介绍了电源设计应注意的问题。     

High Speed Column-Parallel CDS/ADC Circuit with Nonlinearity Compensation for CMOS Image Sensors

A high speed column-parallel CDS/ADC circuit with nonlinearity compensation is proposed in this paper.The correlated double sampling (CDS) and analog-to-digital converter (ADC) functions are integrated in a threephase column-parallel circuit based on two floating gate inverters and switched-capacitor network.The conversion rate of traditional single-slope ADC is speeded up by dividing quantization to coarse step and fine step.A storage capacitor is used to store the result of coarse step and locate the section of ramp signal of fine step,which can reduce the clock step from 2 n to 2 (n/2+1).The floating gate inverters are implemented to reduce the power consumption.Its induced nonlinear offset is cancelled by introducing a compensation module to the input of inverter,which can equalize the coupling path in three phases of the proposed circuit.This circuit is designed and simulated for CMOS image sensor with 640×480 pixel array using Chartered 0.18μm process.Simulation results indicate that the resolution can reach 10-bit and the maximum frame rate can reach 200 frames/s with a main clock of 10MHz.The power consumption of this circuit is less than 36.5μW with a 3.3V power supply.The proposed CDS/ADC circuit is suitable for high resolution and high speed image sensors.     

模拟实验箱电源电路的仿真设计

针对实验室某种单片机实验仪使用中存在的因电源电路的设计不够完善、带负载能力差而存在死机或复位不正常的问题,在原有电路基础上,对电源电路进行改进设计,增加了扩流电路,并对改进电路用EDA仿真技术进行对比验证,并在实际应用中解决了问题。     

The Supervisor Emphasis Rating Form-Revised

This article discusses the revision of the Supervisor Emphasis Rating Form (SERF) into an ipsative instrument and suggests future research that could profitably be done with the new instrument.     

一款改进的前导1预判电路的设计与仿真

前导1判断模块是浮点加法运算中不可缺少的部分,在实现的方式上有等待运算结果产生后进行判断和在运算结果产生之前就进行预测两种方式。后一种方式被广泛应用,相应的电路叫前导1预判电路。本文在已有的前导1预判电路的基础上提出了改进,将单通道运算变为双通道运算,可以提高运算速度。     

基于TOP224Y的高性能AC/DC电源设计

介绍了一种具有多路输出的单端反激式开关电源的设计方法,给出了基于智能控制集成芯片TOP224Y的电源设计电路,并对外围输入整流滤波电路、高频变压器、输出整流滤波电路、反馈电路、保护电路五个部分的设计进行了分析和说明。此电源具有成本低、效率高、尺寸小、可靠性高等特点。