一种基于FPGA的正弦信号发生器的实验方法

介绍一种基于FPGA的正弦信号发生器的实现方法——利用DDS的基本工作原理，在FPGA上实现正弦信号发生器的功能，实验选用FLEX10K系列FPGA作为目标芯片，提供了在GW48-CK EDA开发系统中测试通过的正弦信号发生器的VHDL程序。     

一种基于NIOS的双极性相控高压脉冲信号源设计

通过分析相控声波测井技术对高压激励信号源的需求,提出了一种基于NIOS的双极性相控高压脉冲信号源设计方案。选用具备NIOS处理器的FPGA芯片作为控制器,提高了系统逻辑处理的灵活性,降低了外围电路的复杂程度。利用高压储能电容作为储能元件,结合电阻分压电路和AD采样芯片构成闭环幅度控制回路,保证了脉冲幅度的准确性。利用浮地驱动芯片和高速MOSFET构成脉冲驱动及转换电路,实现了脉冲信号的双极性转换及功率放大。利用最小二乘法对输出脉冲进行幅度和脉宽修正,提高了脉冲幅度和宽度的精度。实验结果表明:该脉冲信号源可产生幅度范围在-300~300 V,脉冲宽度范围在200 ns~10 ms的双极性高压方波脉冲,且脉冲幅度、脉冲宽度、发射频率、通道延时等参数均可灵活调节,为声波相控测井技术的应用提供了必要的硬件支持。     

基于FPGA的时序脉冲发生器设计

本文在实现时序脉冲发生器的设计中,利用现场可编程门阵列改变了传统设计方法,进一步方便了对硬件的修改与调试。通过综合分析采用标准二进制计数器的时序脉冲发生器的工作原理,针对采用标准二进制计数器的时序脉冲发生器所产生的＂竞争-冒险＂现象提出改进方法,即采用约翰逊计数器作为时序脉冲发生器的计数器,并利用函数化简的方法进一步简化电路,从而对＂竞争-冒险＂干扰现象提出了一种合理的消除方法。     

基于FPGA的脉冲信号参数测量系统设计

设计了一种以FPGA(现场可编程门阵列)作为主控制器的脉冲信号参数测量系统,采用单片机与FPGA相结合组成系统架构,并通过高速A/D、高速比较器、放大器等硬件电路实现脉冲信号参数采集,数据存入FPGA内部RAM中并进行处理,单片机读取数据并转换后在LCD显示测得参数。该设计实现了脉冲信号幅度、频率、占空比、上升时间等参数测量。测试结果表明,系统测量误差满足设计要求,具有性价比高、功能拓展灵活等特点。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

基于FPGA的数字频率计VHDL软件实现方法

运用VHDL在FPGA/CPLD器件上实现一种数字频率计测频系统,分析了数字频率计软件构成结构,并对其中的测频控制信号发生器电路进行了VHDL软件编程实现。     

基于FPGA的信号发生器的设计

简要介绍了直接数字频率合成（DDS）的组成及其工作原理,给出了基于Ahera公司的FPGA实现多波形信号发生器的设计过程和电路结构。设计在QuartusII软件中完成,并给出了仿真波形。该设计用FPGA实现,因此有许多优点。比如：在不修改硬件电路的情况下频率可调,波形可以选择正弦、三角等多种波形,且电路结构简单、扩展性好,具有频率范围宽、频率分辨率高、相位连续、切换速度快等优点。     

一种新颖的高精度多相时钟发生电路设计

本文设计了一种新颖的单片集成、适用于高速串行通信接口接收端和数据恢复电路的等间距高精度五相时钟发生电路．基于负反馈动态调整原理和数字化的模拟电路设计技术,电路采用TSMC（Taiwan Semiconductor Manufacturing Company Ltd）的CMOS 0．25um工艺设计和后仿真,实验结果表明：时钟发生电路可正确输出五相时钟,周期均为2．08ns（频率480Mbps）;相互间隔0．416ns,抖动为35ps,锁定时间为1．8us,满足高速串行通信接口接收端和数据恢复电路对五相时钟的要求．．     

高压发生器的改进

高压发生器是气体放电实验中,为放电管提供高压电源的仪器。原高压发生器存在两个主要问题:一、开关弹片的弹性随着工作时间的推移会逐渐减弱,仪器无法正常工作;二、高压发生器工作一段时间后,触点会被氧化导致接触不良,也会导致仪器无法正常工作。经过改进以电路代替机械触点开关,较好地解决了原高压发生器存在的两个主要问题,仪器能够长时间稳定地工作。     

高频方波信号发生器的设计

基于对各种方波发生器原理的分析和提高方波的稳定性的要求,设计一个高频方波信号发生器。该信号发生器主要由三个部分组成：振荡电路、跟随电路、电压比较电路。振荡电路采用可变电容实现频率可调;电压比较电路采用反相器实现电压比较。最后对电路进行了测试,测试结果显示输出的高频方波稳定、平滑满足设计要求。     

基于FPGA的天线选通电路设计

本文通过使用VHDL语言对FPGA进行编程实现了某天线选通电路的设计,设计输出了8路打通天线振子的脉冲信号,且打通脉冲信号的有效电平严格依次出现,满足了系统原理对电路功能的要求,并在电路设计过程中利用Quartus II软件对天线选通电路进行了前期的功能仿真。     

基于NE555设计的脉冲信号发生器在实践教学的应用

该文介绍了由NE555构成的脉冲信号发生器的特点及电路构成,同时详细分析了电路各部分的工作原理,以及教学过程和教学效果。     

新型冲击电压发生器的设计

电力系统中的电气设备在运行过程中 ,受外界环境的影响 ,可能会遭受雷电压或操作过电压的作用 ,而这些电压均属于冲击电压 ,都有可能会对电气设备带来危害 .因此 ,电气设备在投入使用之前 ,都要先经过冲击电压试验来检验其在雷电压和操作过电压作用下的绝缘特性或保护性能 .这种试验用的电压一般采用雷全波或截波 ,产生这种波就要用到冲击电压发生器 ,而脉冲点火及延时装置是冲击电压发生器必备的部分 .由于截波的部位不同 ,其截断时间也不相同 .截断时间的延时系统通常采用电缆线来进行延时 ,既不方便又不经济 .用晶体管电子线路延时代替电…     

基于FPGA的双路高速数据采集系统的设计

以脉冲激光测距为应用背景,设计了1种双路1 Gsps采样率的高速数据采集系统的设计方案,该系统以EP2S60系列的FPGA为核心控制模块,ADC08D1000为模数转换芯片测量I、Q两路脉冲信号时间间隔。FPGA的资源分布决定ADC输出的两路信号（I、Q）需由FPGA的两侧共4个BANK接收,由此会造成系统测量的固定误差,利用ADC的并行交替采样模式修正该固定误差,大量测试数据表明,该系统能够实现双路1 Gsps的采样率,系统工作稳定且测量精度可控制在1 ns。     

一种有效的golomb解码器设计与硬件实现

Golomb编码压缩算法已被广泛地应用于视频图像处理、测试数据压缩等众多领域。本文设计了一种有效的适合硬件实现的Golomb解码器,并且完成了解码器电路的硬件实现。本设计采用有限状态机(FSM)与计数器相结合的解码结构,并且对有限状态机的实现进行了优化,减少了有限状态机的状态数。电路综合实验结果表明,此解码器的电路门数大约为120门,关键路径延时为0.7ns。该设计可扩展性强、硬件开销少,可在较高的工作频率下工作,并且可以作为独立的IP核使用。     

并行数字触发SCR功率接口单元的设计

为了实现SCR主控回路与计算机相连接,本文介绍了SCR功率接口电路的设计及参数计算,它主要包括同步电路、计数器、延时电路、时钟脉冲电路及其触发脉冲输出电路几部分,且SCR功率接口电路可以利用计算机较精确的控制被控对象.     

谈电子类专业课整机电路的教学

所谓整机,主要指收录机、电视机、音响设备、VCD机等,它是电子类专业的专业课。在整机电路教学中,主要是引导学生掌握整机电路的电路组成、分析整机工作原理以及对整机电路在使用中出现的电路故障进行分析、判断。要教会学生学好整机电路,本人认为关键是培养学生的看图能力,即看懂一个整机电路图。如何才能使学生看懂一个整机电路图呢?在教学中可以从以下四个方面要求学生。分析整机电路结构,画出整机方框图整机方框图就是整机的电路组成,如果掌握了整机方框图,对整机电路图就可以一目了然。在教学中可以引导学生把整个电路图分成几大部分…     

并行数字触发SCR功率接口单元的设计

为了实现SCR主控回路与计算机相连接，本介绍了SCR功率接口电路的设计及参数计算，它主要包括同步电路，计数器，延时电路，时钟脉冲电路及其触发脉冲输出电路几部分，且SCR功率接口电路可以利用计算机较精确的控制被控对象。     

一种可输出宽窄脉冲列的晶闸管触发电路的分析

介绍了DKSZ-1电机控制实验装置中可输出宽窄脉冲列的晶闸管触发电路,给出了触发电路的原理框图。分析了KC04,KC41,KC42集成电路构成的各功能模块的工作原理,其中着重分析了KC04实现宽、窄脉冲两种工作模式的原理及其工作波形,该电路可用于三相全控整流及逆变、三相交流调压及直流电机调速系统等实验。对该电路工作原理的详细分析可以加深学生对晶闸管触发电路原理的认识,有助于实验技术人员对设备的维护。     

一种简单易做的高压发生器

一种简单易做的高压发生器京山县孙桥镇一中郑华刚（４３１８００）本人设计试制了一种能在较宽电压范围内使用的高压发生器。现介绍如下：二、工作原理：该高压发生器利用三极管ＢＧ，脉冲变压器Ｂ等构成单管振荡器。接通电源ＥＣ。电路起振，流过初级线圈Ｌ１中的脉冲电...