基轮换与一般的一一变换

把有限集中的置换推广到可数集上 ,引入基轮换、轮换及变换的可数次合成等概念的定义 .并用命题的形式揭示了任意可数集的一一变换总是它的基轮换的可数次合成 .并给出了基轮换的几条基本性质和与之相关的几个命题     

一种自动生成Wallace树形乘法器Verilog源代码方法

乘法器是计算机系统中央处理单元、数字信号处理器、浮点运算器等数字系统的基本部件,Wallace树型乘法器是一种广泛采用的高速乘法器设计方案。在使用Verlog语言设计乘法器的过程中,由于Wallace树型乘法器的中间项目多,在源代码的输入过程中容易产生输入错误。随着乘法器的输入位数增加,Verilog源代码的数量会急剧增加,因此采用手工输入Verilog源代码的方法效率不高。在一些具体的设计项目中,需要实现操作数数据位数不同的Wallace树型乘法器。针对Wallace树型乘法器的Verilog源代码设计提出改进,设计了一个自动生成Verilog代码的应用程序,可自动生成8×8、24×24、24×26、24×28、26×24和26×26位Wallace树型乘法器,采用仿真软件对生成的Verilog代码进行了测试,解决了人工输入Verilog代码时容易出错的问题,提高了设计效率。     

用Verilog设计实现异步双向计数器

介绍了一种利用Verilog设计实现异步双向计数的方法,给出了主要的可综合Verilog代码,通过仿真验证,可以实现双向计数、异步置数、清零等功能,达到了设计要求。     

非二倍测度条件下分数次积分和分数次极大函数的有界性

在非二倍测度条件下引入分数次积分和分数次极大函数,并讨论了它们的有界性,其结果与二倍测度相应结果一致.     

基于Qt的Verilog故障注入工具设计与实现

为方便设计人员验证电子电路的可靠性,设计了基于Qt的Verilog故障注入工具。该工具通过语法语义分析器解析Verilog源文件,获得代码中全部故障注入点;采用故障注入管理器获取用户故障注入参数并传递给底层函数,实现对Verilog工程的故障注入。实验结果表明,该故障注入工具能够根据用户指令对Verilog工程进行故障注入,对电路的容错机制进行可靠分析和评价,对电子电路的容错方案设计有很大帮助。     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程,给出Verilog描述的代码和仿真结果。     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程，给出Verilog描述的代码和仿真结果。     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程,给出Verilog描述的代码和仿真结果.     

广义卡普利加和的有趣性质

1引子 文[1]研究了89的高次方的特征，归纳出了一个惊人的结论：89的奇数次方，变换结果回归自己；89的偶数次方，     

基于FPGA空调控制系统设计

本控制系统利用FPGA技术,结合模块化设计方法,将控制系统分为分频、温度调节、定时、主控制中心和显示五个模块,采用Verilog语言来分别实现各模块功能。所设计的系统不仅开发周期短,开发费用低,同时还具有低功耗,高稳定性等优点。