UHF波段频率源的设计

研究了一种采用ADI公司的ADF4153小数N分频PLL频率合成器芯片来实现小步进的频率合成器的方法。ADF4153可以实现无线通信系统接收机和发射机中本地振荡器,包括低噪声的数字鉴频鉴相器、电荷泵和可编程分频器。该频率合成器频率范围980～1120MHz,步进1MHz,且在1．1GHz输出时,相位噪声低于-100dBc／Hz@10kHz。     

VHF波段频率合成器的设计与实现

基于锁相环（phase loop lock,PLL）频率合成原理,研究了一种采用MC145170和MC12148实现VHF波段频率合成器的方法,提出了硬件电路设计方案,详述了关键电路的硬件设计。该频率合成器输出频率为45MHz-88MHz,实验结果表明该频率合成器输出功率大于7dBm,输出信号相位噪声优于-84dBc/Hz@10kHz,近端杂散抑制度大于-67dBc。     

基于芯片STW81101的L波段跳频频率源的研制

文章基于芯片STW81101,采用锁相原理设计的L波段跳频频率合成器,具有输出相噪好,跳频时间短以及输出杂散低等优点在偏离主频10KHz处相噪可达-100dBc／Hz,杂散抑制可达-80dBc／Hz,能够稳定输出950MHz～1100MHz,步进2．5MHz的射频信号。     

低相位噪声∑-△小数频率合成器

为使∑-△小数频率合成器获得低带内相位噪声,在设计中调制器采用一种5阶4bit输出的单环∑-△调制器,比3阶MASH(Multi-stAge noise-SHaping)结构有着更低的带内量化噪声.一款具有低带内相位噪声和快速锁定特点的2.6GHz∑-△小数频率合成器在0.25μmCMOS工艺中实现.测试结果显示,该频率合成器在40KHz频率偏移处相噪-86.5dBc/Hz,杂散小于-65dBc.在2.5V的电源供电下,电流为25.5mA,整个芯片面积3.9mm2(核心电路面积0.63mm.).     

X波段锁相DRO的研制

利用GaAs FET作为振荡管来设计实现一种可以利用在X波段的低噪声介质谐振器振荡器（DRO）。该振荡器采用反馈型振荡,机械调谐范围宽,输出功率大,频率稳定度高,输出相噪好,在偏离主频1MHz处相噪可达-130dBc／Hz。     

低相位噪声Σ-Δ小数频率合成器

为使Σ-Δ小数频率合成器获得低带内相位噪声,在设计中调制器采用一种5阶4bit输出的单环Σ-Δ调制器,比3阶MASH(Multi-stAge noise-SHaping)结构有着更低的带内量化噪声.一款具有低带内相位噪声和快速锁定特点的2.6GHz Σ-Δ小数频率合成器在0.25μm CMOS工艺中实现.测试结果显示,该频率合成器在40KHz频率偏移处相噪-86.5dBc/Hz,杂散小于-65dBc.在2.5V的电源供电下,电流为25.5mA,整个芯片面积3.9mm2(核心电路面积0.63mm2).     

一种基于分频锁相技术的合成频率源设计研究

要要对分频锁相频率合成技术进行了阐述。经过分析锁相环工作的过程、相位噪声等的基本原理,基于分频锁相环技术(PLL),成功设计了1.8GHz的锁相频率源。此锁相源中,其分频鉴相器主要运用了ADI公司的ADF4118,VCO主要运用了M/A-COM公司的ML081100-01850,低通环路主要运用了三阶RC的低通滤波器。相位噪声是-75dBc/kHz,杂散抑制是-85dBc。实验测定的技术指标也比较好,可以使现代的移动通信C网、G网射频子系统对本振源的需要得到满足。     

一种用于锁相环的环形压控振荡器设计

本文系统论述了CMOS工艺的环形压控振荡器的理论和实现,并且深入浅出的研究和讨论了压控振荡器设计过程中的许多关键技术.另外,本文采用SHICO.18um的CMOS工艺成功实现含有4级延迟单元,每级采用差分结构的环形压控振荡器,设计了一个新型自动开关校正可选负载的多通路延迟单元,很好地纠正了工艺温度波动下频率偏移.同时应用修正的DaiLiang噪声模型对该振荡器相位噪声进行估算,采用Cadence的SpectreRF软件仿真电路的性能,保证其满足实际的工程要求.其主要的性能指标为:电源电压1.8v,频率调谐范围470MHz～1.5GHz,FOM(Figure of Herit)约为-166.6dBc/Hz,功耗为1.44mw～6.48mw.     

基于FPGA的DDS直接数字频率合成器设计与实现

直接数字频率合成器具有变频范围广、频率步进小、幅度和频率精度高、调谐方便等优点。对其进行了理论分析,并采用FPGA技术实现了这样一个系统,该系统允许频率调谐、相位调谐,可以产生正弦、余弦信号,具有设计简单可靠、调谐方便等优点。     

一种新型高性能微波振荡器—光电振荡器

文章主要介绍一种基于微波光子技术的新型微波振荡器——光电振荡器。光电振荡器采用低损耗的长光纤或高Q光谐振器作为储能单元,可产生数MHz至上百GHz的微波或毫米波信号,产生信号的相位噪声低至-163d Bc/Hz@10k Hz,并具有光电两种输出,是一种非常理想的高性能微波振荡器。文章阐述了光电振荡器的工作原理和特性,评述并讨论了光电振荡器的发展现状及实用化的难点,展望了光电振荡器可能的发展趋势。     

DMR数字端机射频模块实现方案研究

本研究能够基于DMR协议标准,提出适用于DMR数字集群的通信手持终端射频模块,分析了射频模块技术指标以及具体实现问题,能够针对射频模块进行方案改进设计,包括整体结构锁相式频率合成器、锁相环调频电路、功率放大器等相关部位的设计,通过射频模块整体制作和调试之后,分析调试结果。     

基于ADS仿真可控增益技术对雷达捷变频的影响

介绍频率合成器的环路参数设计原理,研究了系统参数变化对环路滤波器的幅频响应和相位裕度的影响,并采用ADS软件对系统捷变频性能仿真。从仿真结果可知,采用可控电荷泵电流增益技术可以很好的解决快速跳频问题。     

基于DDS芯片AD9833的低频信号发生器

文章介绍一种基于直接数字频率合成技术（DDS）的低频信号发生器,该系统采用AD9833与ATmega128单片机相结合的方法,以单片机ATmega128为进程控制和任务调度的核心,以DDS芯片AD9833为直接数字频率合成器,实现了输出频率在10Hz～2MHz范围可调,输出信号稳定度优于10。的正弦波、方波和三角波信号。实验证明,此设计硬件电路结构简单,软件控制灵活,输出信号频率稳定,分辨率高。     

基于DDS技术的S波段2FSK信号源设计

介绍了直接数字式频率合成器AD9954和频率合成器ADF4106的基本原理,采用单片机控制AD9954、ADF4106和HMC424,实现输出频率和功率可调整的S波段2FSK信号,系统具有低成本、低功耗、高分辨率和使用灵活等优点,广泛应用在仪器仪表领域。     

基于ADF4113的锁相环频率合成器

频率合成技术是现代通信电子系统实现高性能指标的关键技术之一,很多电子设备的功能实现都直接依赖于所用频率合成器的性能,因此人们常将频率合成器称为电子系统的“心脏”。在无线通信领域中,高性能频率源是通信设备、雷达、电子侦察和对抗设备、精密测量仪器的核心部件。现代通信系统对频率源的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求,性能卓越的频率源均通过频率合成技术来实现。本文所讨论的锁相环频率合成技术是基于锁相环路的同步原理,由一个高准确度、高稳定度的参考晶体振荡器,综合出大量离散频率的一种技术。锁相环频率合成器是一种相位锁定装置,是一种频率稳定度较高的离散间膈型频率信号发生器。     

基于ADF4173的锁相环频率合成器

频率合成技术是现代通信电子系统实现高性能指标的关键技术之一,很多电子设备的功能实现都直接依赖于所用频率合成器的性能,因此人们常将频率合成器称为电子系统的“心脏”。在无线通信领域中,高性能频率源是通信设备、雷达、电子侦察和对抗设备、精密测量仪器的核心部件。现代通信系统对频率源的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求,性能卓越的频率源均通过频率合成技术来实现。本文所讨论的锁相环频率合成技术是基于锁相环路的同步原理,由一个高准确度、高稳定度的参考晶体振荡器,综合出大量离散频率的一种技术。锁相环频率合成器是一种相位锁定装置,是一种频率稳定度较高的离散间膈型频率信号发生器。     

短波接收机频率合成器的发展

本文介绍了短波接收机频率合成技术的发展,当今短波接收机对频率合成器的要求。并介绍了DDS＋PLL技术优于传统频率合成技术的特点。     

基于FPGA的DDS的设计和实现

本文介绍了DDS的原理以及Altera公司的FPGA器件FLEX10K系列的主要特点，给出了用EPF10K40实现直接数字频率合成器的工作原理、设计思路、电路结构和仿真结果以及功能改进。     

V波段CMOS注入锁相二分频器设计

基于IBM 90 nm RF CMOS工艺,设计了49.8～55.8 GHz锁相范围的毫米波注入锁相分频器.对电感、共面波导和微带线进行对比.将Q值较高的电感用于振荡器部分以得到较好的相位噪声,将共面波导用于输入匹配部分以得到较宽的输入匹配,注入节点处感性元件采用共面波导以减小版图面积.对振荡器和输入晶体管的偏置电压进行优化,得到较高的注入效率以提高锁相范围.     

全数字π／4-DQPSK调制的FPGA设计

本文根据软件无线电思想,介绍全数字π／4-DQPSK调制原理,并基于XILINX公司的ISE开发平台,采用Spartan-Ⅱ系列芯片详细给出编程实现π／4-DOPSK调制的全过程,实现时输入码率200Kbps,中频455KHz。基于可动态配置的FPGA的实现只需通过软件对其参数进行简单设置,就可完成对不同数据传输率、不同载波频率的π／4-DQPSK调制。