毛刺信号消除电路的研究与实现

本文分析了毛刺信号的消除电路,以电路实例给出毛刺信号消除的三种电路解决方案,并利用FPGA和EDA仿真软件给出了仿真结果,具有一定的工程指导意义。     

基于FPGA的信号发生器的设计

介绍了基于FPGA的信号发生器的设计。通过对系统进行结构分析,采用层次化的设计方法,给出了信号发生器的VHDL程序,利用MAXPLUS II对其程序进行了仿真,并给出了仿真结果。     

基于FPGA的基带信号发生器的设计

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计.可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制.实验结果表明该信号发生器达到了一个比较好的设计精度.     

基于FPGA的基带信号发生器的设计

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。实验结果表明该信号发生器达到了一个比较好的设计精度。     

广播电视信号传播抗干扰技术探析

广播电视信号传播干扰因素有很多,分析和探究抗干扰技术意义十分重大。     

基于DDS与FPGA的信号产生器设计与实现

采用四通道DDS芯片及FPGA器件,设计了多种参数均可自由设置的双通道信号产生器.阐述了信号产生器的主要组成及工作原理,给出了FPGA实现后的VHDL原理框图及具体应用实例,解决了现有设备检修检测手段不足的问题.     

基于FPGA的高速信号采集电路的设计与实现

为了解决高速信号采集过程中的数据量大、实时性、传输速率等问题,设计了一种基于FPGA的高速信号采集系统。设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程。FPGA模块设计使用VHDL语言,在Xilinx ISE中实现软件设计,调用Modelsim仿真工具完成仿真实验。实验数据表明:该信号采集系统的采样精度为8 bit,采样速率为600k Sps,并且具有电路简单、采集精度高、采样速率快、可靠性和稳定性强,通用性和移植性好等特点,完全达到了预期效果,具有一定实用价值和广泛的应用前景。     

多通道中频信号的数字下变频设计与FPGA实现

随着大规模数字集成电路的推广和高速处理芯片的发展,数字接收机在雷达接收机系统中的应用越来越广泛.数字下变频作为数字接收机中的一项关键技术,其相关实现存在若干难题.针对多通道中频信号的数字下变频设计进行了相关技术难点的讨论,包括数字正交混频、多通道FIR滤波、信号接收同步等,并基于FPGA对各模块功能进行了实现和验证.     

基于DDS和FPGA的多功能信号发生器设计

根据直接数字频率合成技术,以FPGA为核心,设计了一种便携式多功能信号发生器,可产生正弦波、方波、三角波、锯齿波等信号。通过仿真及硬件实验表明,该信号发生器具有信号频率误差小、分辨率高、体积小、质量轻等优点。     

面向FPGA器件的VHDL语言优化设计方法

通过叙述FPGA器件的VHDL语言典型设计流程,讨论了几种利用FPGA器件实现特定逻辑功能以及提高器件利用率的VHDL优化设计方法。     

基于FPGA的信号倍频电路设计

提出了一种基于FPGA的全新倍频电路的设计方法,介绍了设计的思路、原理,应用硬件描述语言VHDL完成设计主体部分。对该设计电路进行了功能仿真,给出了仿真波形。     

基于FPGA的AES-128加密芯片的设计与实现

介绍了基于Altera公司的系列FPGA的AES-128加密算法的具体实现方案,优化了字节替换,设计了简化结构的列混合/逆列混合变换,最终实现了加解密模块的复用,从而有效减少了硬件资源的消耗.通过在芯片EP1C12Q240C8上的验证,在100MHz工作频率下,数据吞吐率达到256Mbps,而芯片规模不超过30K门.试验表明该方案能够以较少的资源获得较高的吞吐率.     

基于FPGA的电子设计竞赛电路板的设计与实现

介绍了一种基于FPGA的电子设计竞赛电路板,该电路板由美国Altera公司的Cyclone系列FPGA EP1C6、单片机、高速A/D转换器和D/A转换器等芯片组成,另外,还预留了一定的扩展I/O接口,根据设计需要可以扩展电路。该电路板不仅可以完成电子竞赛中涉及的数字示波器、频率计、DDS信号发生器等设计题目,而且还可以用于赛前培训。     

基于FPGA的QAM调制器的设计

通过对QAM调制原理的分析,提出了16QAM系统的FPGA建模方案,给出了仿真波形.结果表明,设计方法正确,方案可行,能够实现数字信号的16QAM调制.同时,其实现的基本方法和基本思想亦为基于FPGA的数字调制系统的设计奠定了较好的基础.     

基于FPGA的虚拟仪器的设计与实现

论述基于FPGA技术兼有数字信号发生器和逻辑分析仪功能的虚拟仪器的设计方案及具体实现方法。FPGA集成了串口通信、分频、RAM读写、数据采集、信号发生器等功能模块,具有成本低,频率高,修改扩充方便、抗干扰性好等特点。利用VB编程技术实现友好的虚拟仪器面板。     

基于FPGA的并行高速相位累加器的设计

介绍了FPGA中常用相位累加器的设计方案,分析了超前进位加法和流水线结构不适合应用于相位累加器的原因,提出了并行技术在高阶高速度相位累加器的设计方案,在Quartus II环境下完成该设计的功能验证和时序验证,并以250MHz为系统时钟,成功运行在EP2C5Q208为主器件的硬件平台。该DDS相位累加器具有高速、低资源消耗等优点,易于移植于FPGA中的查表式DDS。     

OFDM中的FFT处理器设计及FPGA实现

结合工程实践,提出一种适用于OFDM系统的128点FFT处理器的FPGA实现。FFT处理器使用VerilogHDL语言进行描述,采用同步流水线结构,具有由定点引起的量化误差低的特点,并且可以连续实时地处理高速数据流。在Xilinix的FPGA上得到验证,且有利于移植到ASIC。能满足高速实时的OFDM系统的需求。     

基于FPGA的PPM基带系统的设计与实现

PPM脉冲位置调制通信技术作为一种新兴的通信技术，具有编码简单、能量传输效率高的优点。该文介绍了PPM的基本原理，给出了电路的原理图、实验步骤和仿真结果。在Max＋plus Ⅱ件下，利用VHDL硬件描述语言在FPGA上实现了系统设计。经过仿真和测试，实验结果符合设计要求。此课题适用于电子电路课程设计、数字逻辑电路EDA综合实验的选题。     

基于FPGA的智能函数发生器的设计

介绍了一种基于FPGA的智能函数发生器的设计.采用EDA技术对此设计进行功能仿真和时序仿真,在EDA/SOPC系统开发平台上实现程序下载,同时在示波器上观察波形输出.结果表明采用该设计能够生成递增斜波、递减斜波、方波、三角波、正弦波及阶梯波等,并可以对频率进行调节,实现了信号发生器的功能.