基于PowerPC处理器硬核的1553B总线远置终端的实现

MIL-STD-1553B总线是目前在航空、航天、军事等领域的电子联网系统中广泛应用的一种标准总线。本课题采用新型的嵌入PowerPC405处理器硬核的FPGA片上可编程系统（SOPC）和美国DDC公司1553B协议芯片65170构建1553B总线的远置终端（RT）系统。文中介绍了PowerPC405处理器硬核和Virtex-II Pro系列FPGA芯片的基本特点,系统的软硬件实现方法和设计验证结果。     

一种基于pci_t32的PCI传输卡的设计

介绍一种可适用于现代数字语音实验室的PCI传输卡的设计. 该传输卡集成了Altera 公司FPGA芯片,具有小型化、低成本、现场可编程和高速传输的特点. 详细介绍FPGA内部逻辑,重点分析基于pci_t32 IP 核的PCI接口的设计,并给出数据测试结果. 该卡能实现80路终端与教师的数据通信,波特率达到 270.950 4 Mbps.     

基于NiosⅡ的LED显示屏控制系统

主要阐述以AmRA公司的FPGA为核心的基于Nios Ⅱ软核的嵌入式LED显示屏控制系统的设计方法。简要介绍片上系统(SOC)和可编程片上系统(SOPC)的概念,以及使用SOPC技术的灵活性和优越性;从系统的角度提出LED显示屏控制系统的完整设计方案,给出基于Cyclone Ⅱ芯片的Nios Ⅱ的LED控制器框图,并得到在Quatus Ⅱ中进行仿真的结果;结果表明利用ALTERA的Cyclone Ⅱ芯片设计实现LED显示屏控制器优势明显。     

基于1553B协议的总线控制器和远程终端的FPGA实现

研究了基于MIL-STD-1553B协议的总线控制器和远程终端的FPGA设计及其实现. 在一片FPGA上实现了总线控制器和远程终端2部分功能,给出了设计原理和不同配置模式下的响应流程. 结果表明,基于FPGA 实现1553B协议总线控制器和远程终端功能的方法可行.     

一种面向FPGA实现的LDPC编码可配置并行架构设计

为满足星载超高速数传设备FPGA实现的需求,充分利用FPGA器件工作处理时钟频率不高但可用并行资源丰富的特点,根据LDPC结构特性,设计一种基于FPGA的N位可配置的LDPC编码通用并行架构,它具有通用性强、传输速率高、传输延时低的特点。此外,从理论上分析并行架构与传统串行架构的等价性,并详细推导并行度N与速率及硬件资源的限制关系。最后以N=8为例,在FPGA开发平台实现吞吐量为2.5 Gbps的LDPC编码,验证架构的可行性。     

基于FPGA的一类纠错码研究及设计

采用现场可编程门阵列FPGA技术实现数字信号处理,可以很好地解决并行性、可配置性和速度问题。循环码是线性分组纠错码的一个子集,它具有防止突发错误的保护功能。提出了采用硬件描述语言进行设计输入的优点,给出了基于FPGA的一种系统循环码、编码器、译码器。以及m序列发生器的实现办法。     

基于FPGA的高速信号采集板

设计了一款基于FPGA的高速信号采集板,并对其主芯片ADS825和采集板的主要工作原理进行了论述.实践中,通过连接信号采集板与DE2开发平台进行信号采集,利用SignaltapⅡLogic Analyzer捕获A/D转换后的数字信号,最后在MATLAB下对所采集的数字信号数据进行处理.实验结果表明,该款高速信号采集板能准确快速地采集信号,达到了设计的预期目的.     

基于中频采样的星载合成孔径雷达的数据处理

研究了基于中频采样的星载合成孔径雷达(synthetic aperture RADAR, SAR)数据处理技术及其FPGA实现. 常规星载SAR系统对模拟解调后的视频数据进行采样,然后对数据进行压缩和格式化处理并下传. 采用中频采样技术实现星载SAR数据的正交解调和处理,对数字正交解调算法和合成孔径雷达BAQ压缩算法进行分析,完成FPGA的硬件设计和仿真. 结果表明,基于FPGA实现星载SAR中频采样的数据处理方法可行. 与传统模拟方法相比,中频采样系统性能和可靠性都有提高,是未来星载SAR数据处理的发展趋势.     

基于FPGA的基带信号发生器的设计

采用基于DDS模块的硬件实现方法设计基带信号发生器,在FPGA内部用DDS模块进行频率合成和叠加,利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。可以完成快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制。实验结果表明该信号发生器达到了一个比较好的设计精度。     

基于PCI和FPGA的InSAR基线测量实时采集系统

针对双天线干涉SAR基线测量系统数据量大、实时性要求高和体积小的特点,设计并实现了一种基于FPGA+PCI的实时数据采集存储系统.系统基于PCI总线技术,采用FPGA和大容量SDRAM对采集数据进行控制和缓存,利用多个硬盘组成的磁盘阵列进行实时存储,实现了CCD相机和激光测距仪与PCI总线间的高速数据实时传输.对系统进行了功能和性能测试,测试结果表明,系统数据吞吐量大,实时性强,性能稳定,能够有效地满足基线测量系统的需求.     

用于空间遥感相机模拟源系统的DDR2 SDRAM高速存储电路设计

为了满足空间遥感相机电子学系统的功能验证需求,设计了一套由FPGA和DDR2 SDRAM等组成的空间遥感相机模拟源系统. 针对DDR2 SDRAM在设计时的难度,从提高信号完整性出发,对DDR2 SDRAM的阻抗匹配形式和匹配电阻位置进行详细分析,并对PCB布局布线及FPGA管脚约束设计给出可行性设计方案. 实验结果表明,按照提出的设计方法,DDR2 SDRAM不论采用单端或差分时钟工作,均可保证数据以320 Mbps/pin来传输,信号质量依然理想.     

一种实用低频功率放大器的制作

给出了一种低频功率放大器的设计制作过程,包括电压放大电路、FPGA控制的显示电路、带阻滤波器等部分．实验显示,当输入电压有效值为5mV的正弦信号时,在8Ω负载上的输出功率可达5W以上,输出波形无明显失真,输出噪声电压有效值不超过5mV,通频带范围为10Hz～50kHz．基于FPGA编程控制,能够测量并LCD显示输出功率、直流电源的供给功率和整机效率．     

FPGA的UART设计和实现

在工程中需要进行FPGA与上位机的通信,根据现场情况选择了UART的RS-232C接口标准规范和总线标准规范进行驱动设计.驱动主要是针对近距离串口通信设计,采用了异步通信协议,同时利用FCS校验来保证通信数据的完整性和准确性.程序采用VHDL硬件语言进行编写.通过长时间测试,运行稳定可靠,并且能够提供一定的抗干扰能力.驱动的实现为FPGA与上位机的通信提供了一种可靠的方式,具有较强的实用意义.