一种改进乘法器的设计与实现

根据移位相加原理,设计了常见的乘法器,并在此基础上做了两点改进.第一步通过调用条件加法器、条件移位寄存器,以此来减少部分积的加法运算;第二步通过对乘法器的前端处理,进一步减少条件加法器的调用次数,以此来提高运算速度.系统采用模块化设计,分别对三种乘法器进行了实验仿真,仿真结果对比可得:在100 MHz的时钟下,改进的乘法器比常见的乘法器加法器的调用次数少9,运算速度快0. 8 ns,因此在一定程度上验证了改进思想的正确性.     

并行乘法器的设计

介绍了一种可以完成并行二进制数乘法的乘法器,采用树型组合方式,对其结构进行了优化,根据补码的特点改进并行乘法器算法,在得到部分积的基础上,采用平衡的4-2压缩器构成的Wallace树对部分积求和,再用专门的加法器对Wallace产生的结果进行求和得到最终结果。该乘法器可以作为嵌入式CPU内核的乘法单元,整个设计采用VHDL硬件语言进行功能描述．用这种改进Booth2算法实现的乘法器比传统的CSA阵列乘法器速度快、规模也较大。     

二进制补码阵列乘法器的设计

阵列乘法器是在PENTIUM等高速计算机中采用的一种高速乘法运算器，据此讨论其补码阵列乘法器的设计和运算规则。     

用VHDL语言实现定点原码一位乘法器的实验

介绍了硬件描述语言VHDL的结构及设计方法，用VHDL语言设计了定点原码一位乘法器并通过CPLD器件实现了定点原码一位乘法器的实验过程．     

ARM单片机的硬件乘法器在软件滤波中的应用

在AD转换中利用32位ARM单片机的硬件乘法器实现低通滤波;此种滤波方法包括算法确定、定点表示方式以及如何利用乘法器实现;利用MATLAB对滤波系统进行仿真及对结果的分析表明：采用此种滤波算法优点是更大限度地降低系统开销,提高程序效率。     

基于VHDL的数字计时器的设计

文章论述了数字计时器的设计原理、设计步骤以及用VHDL语言设计数字计时器的方法。数字计时器的设计主体是计数部分和译码部分,仿真结果表明,设计的计时器精度高。     

模拟乘法器非线性应用的特点

从信号处理、结构组成和电路性能三个方面分析了模拟乘法器在非线性应用方面的特点,提出了模块化结构方式。     

一种开关型乘法器电路的研究

乘法器是电路系统中广泛采用的一种电路模块之一,在微处理芯片、高频电路、微机械传感器系统等领域都有广泛的应用.本文介绍了一种开关型乘法器,根据乘法器电路从数学公式上推导了其工作原理,并给出了相应的仿真结果.仿真结果与数学推导相符,证明了这种乘法器原理的正确性.     

计算机中乘法器、多路选择器和分路器的设计策略

计算机硬件中的乘法器、多路选择器和分路器也是重要部件，本提出了这几种器的设计方法，和用多路选择器灵活地实现逻辑函数。     

基于VHDL之CPU设计与实践

随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调试成功。本文研究了基于VHDL的灵活方便的CPU设计过程,该设计由取指、指令译码、指令执行、存储器接口、通用寄存器组和寄存器输出六个组成部分,最后通过调试软件直接观察寄存器的值来验证了设计的准确性。本研究方法对改革该课程的整机实习,发挥学生的主动能动性,提高学生的自主创造能力具有很好的指导意义和实际参考价值。     

基于VHDL的数码显示驱动器的设计

介绍了用VHDL语言设计七段显示译码器的原理和方法,给出了VHDL原码驱动程序和正确仿真结果的时序图.这种设计方法的优点就是使用综合工具对电路整体结构先进行组合优化、编译,删繁取真,再利用仿真工具对其进行波形仿真,检验电路的正确性和可靠性.通过这样的设计方式,设计人员无需多长时间,就能设计出性能稳定、运行可靠、满足实际需求的优质电路.     

基于VHDL的HDB3译码器的设计与实现

通过对HDB3码的特殊性分析，在进行编码时引用计数器来计算两个V之间1的个数，经过4个码元后，开始判断是否插B，同时采用双向码解决了插V难的问题。最后，采用VHDL语言在Max＋plusⅡ中实现了HDB3码的编码。     

基于VHDL的交通管理器设计

通过设计实例,详细说明如何在实际设计中,应用VHDL语言和原理图设计方法来设计复杂的逻辑电路.根据VHDL的语法规则,对系统的逻辑行为进行描述,然后通过综合工具进行电路结构的综合、编译、优化,利用波形仿真工具,可在短时间内设计出高效、稳定、符合设计要求的电路,具有传统逻辑设计方法所无法比拟的优越性.     

基于VHDL语言的FIR数字滤波器的实现

主要利用硬件描述语言实现FIR数字滤波器的设计。介绍了数字滤波器的研究背景、发展过程和应用现状,分析了传统的数字硬件系统设计方法与采用硬件描述语言的数字硬件系统设计方法的不同,重点阐述了FIR数字滤波器的原理和采用硬件描述语言的设计方法,在QuartusII6.0环境中设计了采样频率为44KHz,截止频率为10.4KHz,输入8位输出8位的线性相位FIR数字滤波器,给出了设计的仿真结果。结果表明该设计能够满足FIR数字滤波器的设计要求,对FPGA硬件资源的利用高效合理。     

基于VHDL的简易16位模型机设计与实现

在Quartus Ⅱ6.0的IDE环境下利用VHDL技术设计并实现了一个基于CycloneⅡ系列的FPGA芯片的16位模型机,能够实现加减乘除算术运算、与或非逻辑运算以及进行算术左右移运算。对模型机各部件设计、编译和仿真成功后,下载到SOPC/EDA实验平台进行测试,达到了预期效果。     

基于VHDL电路设计的初步探讨

讨论了利用VHDL进行电路设计的方法以及VHDL的并行方式、描述方法以及目标的逻辑函数对电路设计的影响 ,并提出了相应的解决方法     

基于VHDL语言的串行通信设计

利用VHDL语言进行串行通信设计是一种很有效的方法,其原理简单,可靠性高,又可以根据需要自行设定传输速率,与传统的串行通信设计相比具有独特的优势.文章还对在软件开发过程中应注意的事项作了说明.     

VHDL的工作过程导向教学

随着现场可编程器件FPGA和CPLD的使用越来越多,VHDL的应用也越来越非常广泛。VHDL成为EDA解决方案的核心之一,也是整个电子逻辑系统设计的重要组成部分。在VHDL教学中采取基于工作过程的教学方法,通过在项目设计中学习VHDL语言要素和培养实际能力,取得了良好的教学效果,受到了学生和广大用人单位的一致好评。本文详细介绍基于工作过程导向的VHDL教学的具体原则、步骤、方法、评价等。     

比较法学习VHDL

本文介绍了VHDL及其特点,通过对电子钟系统三种不同形式的VHDL设计方法,说明了不同的VHDL描述形式对器件资源利用、系统的运行速度的影响.