基于FFT的伪随机码快速捕获设计与实现

本文介绍了基于FFT的伪随机码快速捕获的原理,并且对快速捕获模块的核心单元,即采样率转换单元和FFT/IFFT计算单元的FPGA实现进行了详细论述。仿真和实现结果表明,此方法能快速地捕获扩频信号中的伪随机码相位。     

极大望远镜基于FPGA的大批量位移促动器实时高精度控制的研究

运用现场可编程门阵列(FPGA)并发执行的特点,提出一种并行实时控制方法,其核心在于构建产生位移促动器控制信号的模块.重点介绍了如何使用底层硬件语言构建控制模块,并对它进行功能仿真.对控制系统硬件平台和软件平台的实现也做了一定介绍.     

流水线技术在FPGA设计中的应用研究

在利用FPGA进行数字系统设计的过程中,运算速度是设计首要满足的条件,采用流水线技术是提高系统速度的一种重要方法。本文基于流水线的方法用Verilog硬件描述语言编写了9位加法器,在MAX PLUSⅡ中仿真了程序的正确性,综合适配到FPGA器件中,并与普通9位加法器的工作特性进行了分析,证明了采用流水线技术可以明显的提高系统的工作速度。     

基于改进的分布式算法实现FIR滤波器

给出改进的分布式算法实现数字FIR滤波器,用Matlab/Simulink DSPBuilder和QuartusⅡ建模、仿真,以FPGA为硬件载体直接实现FIR滤波器。结果表明该方案既节省了FPGA的硬件资源又提高了系统速率。     

基于FPGA的高速浮点FFT/IFFT处理器设计与实现

设计一种基于FPGA的改进的并行FFT/IFFT蝶形运算结构.该结构采用按时间抽选的FFT基-2蝶形算法对IEEE单精度浮点数构成的复数进行8路并行处理.利用Xilinx ISE13.1软件完成FFT/IFFT处理器的设计,并在Virtex6硬件平台上进行验证.结果表明,利用这种8路并行结构设计的FFT/IFFT处理器可在合理利用硬件资源的同时提高运算速度及精度.     

一种改进的基于FFT的扩频码快速捕获方法

本文针对传统的频率-码相位二维串行搜索捕获方法计算量大、且捕获时间长的缺点提出基于FFT的频域并行捕获PN码算法。该并行算法对频率搜索方法进行了改进,并提出了一种消除数据调制的方法。理论分析和仿真结果表明该方法能实现低信噪比、高动态性条件下PN码的快速捕获。     

卷积编码器的设计与实现

文章对于卷积编码器的设计与实现进行了研究,然后对该编码器的性能进行了仿真分析,证明达到了工程标准的要求,从而验证了该编码器设计的可靠性.     

基于FPGA的ROM数据定制的几种方法

本文介绍了利用Altera公司的QuartusⅡ初始化FPGA的LPM—ROM查找表（LUT）数据的常用方法,提出了使用QuartusⅡ的TextFile编辑器、MATLABiSimulink、DSPBuilder、VC＋＋编译器、Keil编译器等工具,实现LPM—ROM数据初始化的多种其它方法。其中的一些方法灵活快捷,可以使设计人员更能集中精力投入到系统和电路设计上。最后,就这几种初始化方法的优缺点进行了讨论。     

FPGA中浮点运算功能的实现技术

浮点运算在众多领域广泛应用,通过采用纯硬件电路方法实现并形成模块化,可以增强可移植性、提高浮点运算速度和精度、缩短研发周期和降低开发成本。详细介绍了FPGA中浮点运算功能的实现算法和实现技术,实现了32位浮点数的加减乘除功能运算单元设计,通过QuartusII自带的仿真软件获得仿真波形,验证了正确性。     

基于FPGA的接口芯片逻辑设计及仿真

FPGA有丰富的I/O资源和触发器,故将其用作接口和总线控制。我们对8255A芯片的工作时序和功能模块进行分析,进而用Verilog设计各个模块的时序逻辑和功能代码,连接外围电路,进行仿真和验证,实现芯片功能。     

一种基于FFT的高精度改进频率测量算法

基于在信号中含有谐波,不含谐波以及谐波含量变化时,使用FFT算法测量频率时有显著误差,提出了一种改进算法。该算法通过加窗以及采用插值修正可以改善计算谐波频率、相位和幅值的准确度,易于硬件实现,能够满足电力系统实时测量的要求。     

巴克码识别器的设计与FPGA的实现

阐述了巴克码组的定义和7位巴克码识别器的组成框图。在MAX PLUS2软件平台上,给出了利用现场可编程门阵列器件设计7位巴克码识别器电路,为了便于对设计的7位巴克码识别器进行检测,该电路还设计了一个周期为31位长的模拟7位巴克码产生器,并进行了编译和波形仿真。综合后下载到可编程器件EPF10K10LC84-4中,测试结果表明,达到了预期的设计要求。     

基于FPGA的CDMA基站卷积码编码器的设计

文章阐述了卷积编码的原理和CDMA基站卷积码编码器,在MAX PLUS2的EDA软件平台上,给出了利用现场可编程门阵列器件设计的卷积码编码器电路,并进行了编译和波形仿真,综合后可下载到FPGA器件EPF10K10LC84-3中,测试结果表明达到了预期的设计要求.     

星载SAR方位压缩处理的FPGA实现

星上实时成像处理器是未来星载合成孔径雷达的重要组成部分，它可以进一步提高星载合成孔径雷达的性能，拓宽其应用。方位压缩处理是实时成像处理的核心。本文介绍了合成孔径雷达方位压缩处理的基本原理，并对星上实时成像处理器的系统参数进行了详细分析，提出了一种基于FPGA实现星载合成孔径雷达实时成像处理器中方位压缩处理的方法，完成了包括ISA接口、FFT运算、匹配滤波和复数取模在内的方位压缩处理器的设计。根据星上环境对器件的特殊要求，选用Xilinx的VirtexII系列FPGA进行硬件实现。对点目标仿真数据和实际数据的测试表明，该方法完全满足星上实时处理需求。     

基于FPGA小数分频频率合成器的设计

本文介绍了小数分频频率合成器的原理,在此基础上提出了一种改进的基于FPGA小数分频器的分频原理算法及电路设计.     

基于FFT相位相关的图像匹配算法与实现

机器视觉系统以图像输入作为对外界世界的感知手段,图像匹配可用于机器视觉的识别与理解,本文提出一种基于FFT相位相关的图像匹配算法,利用傅立叶变换将图像变换为频域来计算两幅图像的相关性,从而实现图像匹配。     

SHA1的FPGA高速实现

信息安全领域中,单向散列函数SHA-1是常用的认证算法之一。本设计的目的是要用FPGA高速实现SHA-1。设计主要分为控制模块和运算模块。控制模块部分采用计数器集中控制方式,占用资源少,时效性好。运算模块的部分延时最大的是5×32连加器部分,它设计的好坏直接影响到整个芯片的速度。对此,本设计采用了进位保存加法器(CSA),大大提高了芯片速度。本设计是在Quatus_4.2运行环境下采用VHDL语言编程实现。     

基于N/8点FFT核的MDCT/IMDCT快速实现方案

数字音频编解码系统采用MDCT/IMDCT实现时间－频率域的互换,以消除音频分帧引起的时间域混叠效应。本文提出一种新的MDCT/IMDCT快速实现方案,基于N/8点FFT变换核,采用奇偶双路并行和蝶型单元技术,与现有快速算法相比,运算速度和吞吐能力均提高一倍,并且该方案既可以实现MDCT正变换,也可以实现相应的反变换。为了验证方案的正确性,在Altera FPGA开发板上完成了N=256点MDCT的实验,结果表明,该实现方案在运算速度和数据吞吐率等方面取得很大的改进。     

用MATLAB设计及FPGA实现IIR滤波器的方法

本文介绍了IIR数字滤波器的传统设计思想与步骤及计算机辅助设计方法。并在FPGA上高效实现的低阶IIR滤波器,其阶数低,实时响应快,适合雷达等的实时、高效处理环境。利用IIR滤波器的多相结构来实现该滤波器系统的方法,对于四通道的情形在MATLAB上利用Simulink作了仿真,并在目标板上对算法进行了实现,证明该系统能够同时处理四个通道的信号。     

数字波束形成技术（DBF）在现代雷达中的应用

本文介绍了波束形成的原理、系统组成和实现方法.对本数字波束形成项目,提出用FPGA和DSP相结合的架构来解决雷达在各种工作模式下的数字波束形成.