基于CPLD的4位数字频率计的设计与实现

随着电子设计自动化技术的不断提高,利用CPLD器件来实现各种数字系统,已经成为一种需要。为了提高数字频率计的精度与可靠性,提出采用Altera公司的EPM240T可编程逻辑器件对4位数字频率计进行设计。该数字频率计包括基准时钟模块、计数控制模块及显示输出模块三大部分。在设计过程中实现了硬件的系统与软件的功能,利用modelsim软件对频率计的功能进行仿真,结果准确;同时也对实际的外部信号进行了硬件系统测试,通过LED数码管读取到了准确的频率数据。     

基于MAX+PLUS Ⅱ软件平台设计数字频率计

应用MAX+PLUSⅡ软件通过原理图输入法,设计八位十进制数字频率计的一种方法,并且通过时序仿真,验证设计的正确性.     

基于FPGA/CPLD技术的数字频率计设计

简述了基于FPGA/CPLD技术的数字频率计的总体设计.利用MUX PLUSⅡ和protel99对系统原理图进行设计以及仿真;使用vhdl软件对硬件系统进行编程、仿真、测试;使用Protel99软件制作印刷电路板;运用单片机编程语言对AT89C51编程并通过仿真器将程序写入芯片,对系统进行调试,实现了测频功能.     

基于MAX＋PLUSII软件平台设计数字频率计

应用MAX PLUSII软件通过原理图输入法，设计八位十进制数字频率计的一种方法，并且通过时序仿真，验证设计的正确性。     

基于单片机的多功能数字频率计的设计

频率计在生活及生产领域的应用极其广泛.为了得到频率等参数的精确测量值,系统在简易频率计的基础上,采用AT89C52单片机作为主控芯片,能够测定三角波、矩形波、正弦波等多种波形信号的频率、周期、占空比以及脉宽,最终通过LCD液晶显示器显示测量的参数.着重介绍了硬件设计及软件编程,同时采取Proteus仿真,结果显示仿真运行良好,可测量三角波、正弦波等多种波形的频率等多种参量.     

基于QuartusⅡ软件平台的八位数字频率计设计

介绍了以QuartusⅡ软件为开发环境,采用VHDL硬件描述语言,以＂自顶向下＂的方法,在大规模可编程逻辑器件上实现八位十进制数字频率计的设计。改变了以往数字电路小规模多器件组合的设计方式,设计灵活,硬件电路简捷,体积小,性能可靠。     

基于MAXPLUSⅡ环境下的七段译码器设计

该文介绍了基于Altera公司在Windows环境下开发的EDA软件工具MAXPLUSⅡ的七段译码器的设计,对使用到的一些EDA关键技术进行了分析和探讨。     

一种新型频率计的设计

本介绍了一种应用单片机和高速逻辑器件设计宽频高精度频率计的方法,并讨论了采用硬件定时和采用软件同步的问题。     

数字频率计的设计

文章介绍了以单片机89C51为核心的一种数字频率计的设计方法.该频率计实现频率量程的自动切换,具有较高设计精度.     

基于单片机的数字频率计设计

设计了一种数字频率计,能够测量的频率范围是1HZ-25Mnz,待测信号的波形可以是正弦波、三角波或者方波,幅度范围是O．2V一24V。该设计在高频段应用多周期同步法、在低频段应用周期法来对被测信号的频率进行测量,从而使频率计具有更高的准确度。使用分频芯片,可避免对信号进行预先评估,超出测量范围时会自动提示。     

多功能数字频率计的设计

采用单片机智能控制,结合外围电子电路,设计的多功能数字频率计具有测量精度高,频率范围宽,稳定性好的特点,可广泛应用于各种测试场所.     

100MHz数字频率计的设计

100MHz数字频率计用VHDL语言编程设计,主要由五个模块组成,分别是测频控制信号发生器、十进制计数器、32位锁存器、分频器、动态扫描译码驱动器模块五部分构成.选用分频器将工作时钟分频后,用测频器测频,将被测频率信号经脉冲整形电路后作为计数器的计数脉冲,加入计数器的输入端,测量一定闸门时间内被测信号的脉冲个数,并将其计数值锁存进锁存器中,最后通过动态扫描译码器读出数值,该频率计精度高,可用于频率测量、机械转速测量等领域.     

一种新型频率计的设计

频率计的测量精度随着被测量信号频率的降低而下降,而等精度频率计既具有较高的测量精度,又能在整个频率范围内保持恒定的精度.本论文采用EDA技术结合硬件描述语言VHDL对频率计系统进行设计,分析了等精度频率计测量频率的原理,给出了其硬件设计方案及实验结果.     

基于EDA技术设计数字频率计

现代EDA技术的基本特征是采用高级语言描述,具有系统级仿真和综合能力,而VHDL语言有强大的行为描述能力和多层次的仿真模拟,程序结构规范,设计效率较高,利用VHDL语言和CPLD器件设计数字频率计,具有硬件电路简捷,体积小,设计灵活,性能稳定的优点。     

基于CPLD的数字频率计的设计实现

频率计是常用的测量仪器,它通过对单位时间内的信号脉冲进行计数测量出信号的频率。用Lattice公司生产的ISP系列在线可编程器件ISPLSI1032可以设计实现数字频率计。硬件主要有主板及显示两大模块,软件部分采用VHDL硬件描述语言进行设计,最后实现在6组LED数码管上显示频率为1～999999Hz的数字频率计。Complex Pro-grammable Logic Device（CPLD）复杂可编程逻辑器件是一种用户根据各自需要而自行构造逻辑功能的数字集成电路,其基本设计方法是借助集成开发软件平台,用硬件描述语言生成相应的目标文件,通过下载电缆将代码传送到目标芯片中进而完成设计的数字系统。该方法设计灵活,便于实现。     

基于全相位FFT的高精度频率计设计

给出了频率计硬件系统和软件系统的设计方案,又对实验结果进行了详细的分析,最终验证设计达到了预期的目标,得到一个精度高、体积小,能够迅速准确地测量低频和高频的频率计。     

基于Verilog语言的自适应数字频率计设计

针对某数字频率计的设计要求,利用“自顶向下”的设计方法,采用Verilog硬件描述语言和原理图描述相结合的方式,对系统进行了设计,并在QuartusⅡ软件环境下对设计项目进行了编译和时序仿真.仿真表明,设计能根据输入信号频率进行量程自适应调整,给出测量结果并进行正确显示.     

基于全相位FFT的高精度频率计设计

给出了频率计硬件系统和软件系统的设计方案,又对实验结果进行了详细的分析,最终验证设计达到了预期的目标,得到一个精度高、体积小,能够迅速准确地测量低频和高频的频率计。     

基于数字频率计设计的单片机课程设计综合实验

为单片机课程设计建设了基于数字频率计设计的综合实验项目,介绍了实验要求、实验内容和系统测试与优化方法,展示了学生的设计过程及成果。该实验项目综合了单片机原理、模拟电路、EDA技术等多门课程,专业知识覆盖范围广。实验内容包括查阅资料、仿真实验、手工搭建实际电路、系统调试和程序优化,具有较强的综合性,能够有效提高学生的工程实践能力。     

青海省第二届电子设计大赛——数字频率计的设计

青海省第二届电子设计大赛,共有五个选题,分别是：音响放大器,宽频带放大电路,多路温度控制电路,数字频率计和光控LED显示电路.本文主要讨论了本届电子设计大赛的选题之一：数字频率计的设计.