基于FPGA的专用CPU的设计

简要介绍了专用CPU的组成及其工作原理,给出了基于Ahera公司的FPGA实现专用CPU的设计过程和电路结构。设计在QuartusⅡ软件中完成,并给出了仿真波形。该设计用FPGA实现,因此有许多优点,可以灵活地地扩展或修改ALU、寄存器文件等,可以很方便地转变为其他专用CPU。     

基于FPGA的模拟调制器实现

给出了一种基于软件无线电利用FPGA实现的模拟调制器实验模块的设计方法。介绍了FPGA实现AM调制器的原理,并在DDS基础上,给出了FM凋制器的实现方法。最后对系统功能和性能进行了测试,测试结果满足设计要求。该实验模块是一个基于单片机与FPGA的综合开发实验平台。     

基于FPGA的计算机系统实验教学平台的设计与实现

介绍了基于FPGA实现的计算机系统设计实验教学平台.系统将CPU设计及外部设备驱动等实验系列化,从指令系统设计、运算与控制部件的软核实现到系统输入输出的交互,形成了一个较为完整的实验体系.同时该平台也适用于EDA、数字系统设计等课程的实验教学需求.通过计算机组成与CPU设计课程实验教学环节的实施,显著提高了课程的教学效果.     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程,给出Verilog描述的代码和仿真结果。     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程,给出Verilog描述的代码和仿真结果.     

一种基于CPU占用率的嵌入式系统网络处理调度算法

物联网、云计算飞速发展,众多嵌入式设备需要接入网络,但是嵌入式设备性能和资源有限,过多的注意网络数据的处理,往往占用处理器过多,降低系统整体性能。为了实现终端IP通信和合理调度网络处理对系统中CPU的占用,采用Xilinx公司的FPGA系统平台,移植了瑞士计算机科学院发布的μIPv6协议栈,并提出了基于CPU占用率的嵌入式系统网络处理调度算法,进行验证,可以优化实验平台的嵌入式系统性能。     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程，给出Verilog描述的代码和仿真结果。     

基于FPGA的数字调制器的实现

该文给出了一种基于FPGA的数字调制器实验模块的设计方法,该实验模块能实现10种不同的调制,同时还可作为由MCU控制的任意波形发生器。介绍了FPGA实现数字调制器的原理,在完成DDS模块基础上,给出了多种数字调制器的实现方法,最后对系统功能和性能进行了测试,测试结果满足设计要求。     

基于MIPS指令集的流水线CPU设计与实现

提出了一种CPU设计方案,实现指令集为MIPS指令集中选取15条指令作为本CPU的基本指令,采用基本5步流水线CPU设计。分析了流水线CPU的逻辑结构与指令的处理过程,给出了取指阶段IF、译码阶段ID、执行阶段EX、内存访问阶段MEM、寄存器写回阶段WB阶段的设计与实现。对流水线产生的相关性问题,采用Bubble法和Forwarding法相结合的方法来消除相关性,在FPGA平台上进行了测试,测试结果表明,该方案符合设计要求。     

基于FPGA的PCIE接口DMA传输设计与实现

为解决数据采集系统中高速传输需求,设计一种基于PCIE接口的高速数据传输系统。该系统采用PEX8111桥接芯片,实现了PCIE总线到PCI总线的协议转换。同时使用FPGA作为主控器对PEX8111芯片进行空间配置和PCI时序配置,分析了PCI总线突发读写传输过程,介绍了DMA数据传输方式,有效减小了传输过程中CPU资源占用率。经测试,传输速率可达138MB/s,完全满足高速数据数据传输的需求,并且性能稳定。     

“计算机组成原理”实验CPU设计方法研究

随着"计算机组成原理"课教学实验改革的进行,基于FPGA的CPU设计已成为"计算机组成原理"这门课程实验的组成部分。为帮助学生提高实验设计的成功率,探究了一种教学实验单周期CPU的设计方法。给出了数据通路和控制器的设计及CPU验证方法,使用Verilog语言、ModelSim和Vivado软件进行编码和仿真,最终下载到FPGA实验板上,完成了一个31条指令集的CPU设计。该方法已用于本科生的CPU设计实验中,取得了良好的效果。     

基于FPGA的矩阵键盘控制器及显示电路的设计

为改变采用CPU控制矩阵键盘导致CPU资源利用下降及引脚不足的现状,介绍了一种基于FPGA的矩阵键盘控制器的开发。在ISE13．4开发环境下,采用VHDL硬件语言开发了一种能有效防止机械式矩阵键盘按键抖动带来的数据错误;实现矩阵键盘的自动扫描、编码、存储、输出等功能;并将输入的数据依次在8个7段数码管上进行显示的矩阵键盘控制器。将所设计的VHDL控制器配置到开发的硬件电路系统上,验证了各项功能设计的正确性。     

基于UCOS-Ⅱ的矿用数据采集单元(DTU)系统设计

为了实现矿用数据采集单元(DTU)的相关功能,提出了采用基于UCOS-Ⅱ的DTU系统设计。该DTU的处理器选用STM32F103VE,并把实时操作系统UCOS-Ⅱ移植到该CPU上。介绍了系统硬件和软件的设计方案。通过使用实时操作系统,简化了软件的编写过程,增加了软件的可维护性。通过调试,该DTU系统能够满足企业的需求。     

基于S3C2410处理器的ARM Linux操作系统移植实现

描述了将ARM Linux移植到基于S3C2410处理器目标板上的方法与过程。重点介绍了Bootloader的架构和功能以及Linux内核的移植,并给出了移植过程中的关键技术及其实现步骤。     

基于国产软硬件系统的实验教学FPGA仿真工具设计

在当前复杂国际环境和我国高科技发展受打压背景下,提高数字系统设计仿真工具的自主化显得尤为重要。针对操作系统和CPU国产化替代趋势下实验教学缺少相关FPGA仿真工具的问题,提出基于国产操作系统和国产CPU的Verilog集成开发工具设计方案,采用Gambas实现系统整体框架,利用Plugin插件技术实现对Icarus Verilog、GTKWave、yosys的集成,能在FPGA数字逻辑设计层面实现Verilog代码的编写、错误检查、编译、仿真、综合等功能。实验结果表明,该仿真工具能够在FT2000+银河麒麟、龙芯3A4000+UOS、国产X86平台+各类国产操作系统上流畅运行;以一个4 bit计数器为例进行实验测试,其仿真输出结果正确,执行效率高,适合于轻量级科研仿真以及实验教学场景,实现了在FPGA仿真实验教学过程中对ModelSim功能的部分替代。     

基于FPGA的简单CPU设计

FPGA是现场可编程门阵列(Field Programmable Gate Array)的简称。本文以简单实用的16位CPU的设计为例，介绍了Altera公司的ACEX 1K嵌入式现场可编程门阵列器件的自顶向下设计方法．给出了ACEX 1K嵌入式可编程器件在Max plus Ⅱ环境下对16位CPU的仿真实现。     

基于有限状态机的多周期CPU实验设计

设计了一个基于FPGA的多周期CPU实验,并将有限状态机应用于模型计算机的设计与实现。模型计算机基于MIPS处理器,含8条典型指令。给出了多周期CPU的数据通路与指令流程图,并按照有限状态机的设计方法,完成了状态转移图的设计和HDL的程序描述。实验不仅使学生掌握有限状态机这一重要的数字系统设计工具,同时也有助于学生加深理解"计算机就是一个有限状态机"的概念。在课程实践应用中教学效果良好。     

一种基于ARM的FPGA可重构配置方法的实现及应用

通过介绍FPGA的各种配置方式,提出了一种基于ARM处理器的FPGA动态配置方法,充分利用ARM处理器功能强、速度快、应用广的特点,结合FPGA重配置特性,实现了对FPGA的动态配置．文中详述了FPGA被动串行配置方式的时序,给出配置流程图及实现的程序代码,并通过实例验证了该方法的优越性及应用前景．     

基于FPGA的专用串行通信芯片设计

介绍了基于FPGA的串行通信芯片的开发过程、设计思想和编程实现。采用模块化自上而下的设计方法,各模块设计使用VHDL语言,在MAX+PLUSⅡ下实现编译、仿真等,最后成功下载到FPGA芯片中。这种基于芯片的设计方法,具有设计灵活、研制周期短、易于调试、系统可靠性高等一系列优点。     

信号线速度处理的FPGA流水实现

提出一种可实现高速信号线速度处理的FPGA流水线处理方案。首先介绍流水线的相关理论基础和性能指标,并结合高速信号处理过程,论证引入流水线处理的必要性。然后分别介绍输入输出部分的FPGA流水线详细实现方法,给出每个模块内部的具体组成。