EDA技术中的硬件描述语言—Verilog HDL

电子设计自动化（EDA）的关键技术之一是要求采用形式化方法来描述数字系统的硬件电路，Verilog HDL是目前功能最强大的EDA硬件描述语言之一，本文在介绍Verilog HDL语法结构的基础上，结合电路实例进一步阐述Verilog HDL 易学、简洁、灵活、高校的编程风格。     

在数字电路教学中引入硬件描述语言HDL

论述了在“数字电路”教学和实验中引入HDL语言的必然性和必要性,并初步探讨了VeriloHDL硬件描述语言的授课和实验方法.     

基于乒乓操作的计费系统算法及DSP＋FPGA实现

阐述了基于乒乓操作技术的原理及特点,分析了在EDA平台上用单片FPGA器件与DSP构建计费系统的设计思路、系统的组成及实现过程.采用乒乓操作技术,使得该系统的FPGA器件与DSP在面积和速度上达到最佳优化,添加的输入和输出接口的设计增强该算法应用的灵活性.     

用Verilog HDL语言实现并串、串并接口的转换

在微型计算机系统中,CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线;而串行通信中数据一位一位顺序传送,能节省传送线.用Verilog HDL语言实现了串并、并串通信接口之间的转换.     

基于FPGA技术的出租车计价器设计

所设计的出租车计价器系统以可编程逻辑器件FPGA为控制核心,附加一定外围电路组成,包括百米脉冲分频模块、计程模块、计价模块、数码管扫描译码模块共四个子模块,可以对车型、单价、起步价、起步里程数、超额加价值等参数进行修改.仿真结果表明,它可适用于不同地区、不同型号的出租车.     

基于Qt的Verilog故障注入工具设计与实现

为方便设计人员验证电子电路的可靠性,设计了基于Qt的Verilog故障注入工具。该工具通过语法语义分析器解析Verilog源文件,获得代码中全部故障注入点;采用故障注入管理器获取用户故障注入参数并传递给底层函数,实现对Verilog工程的故障注入。实验结果表明,该故障注入工具能够根据用户指令对Verilog工程进行故障注入,对电路的容错机制进行可靠分析和评价,对电子电路的容错方案设计有很大帮助。     

基于Verilog语言的自适应数字频率计设计

针对某数字频率计的设计要求,利用“自顶向下”的设计方法,采用Verilog硬件描述语言和原理图描述相结合的方式,对系统进行了设计,并在QuartusⅡ软件环境下对设计项目进行了编译和时序仿真.仿真表明,设计能根据输入信号频率进行量程自适应调整,给出测量结果并进行正确显示.     

构建基于Verilog模拟和仿真的计算机课程教学体系

针对计算机专业课程教学的特点和难点,将基于VerilogHDL模拟和仿真的教学手段引入到课程教学中,弥补了传统教学中的不足,提高了课程的教学效果和教学质量,丰富了教学手段。     

基于MAX+PLUS II的数字电子钟的逻辑设计

随着计算机技术的普及深入以及人们对高品质生活的追求,自动化的电子设备应运而生,由此也产生了数字电子电路这一学科。电子自动化目前广泛应用于家居家电设计、休闲广场设计等,渗透到了人们生活的方方面面。数字电子钟一改传统机械时钟缺点,走时准确,更具智能化。     

用Verilog语言设计任意次ASIC分频器

介绍Verilog在数字电路设计中特别是分频器中的应用以及它相对的优越性。基于现在常用的计数器设计思想,具体给出了任意偶数次分频和任意奇数次分频的可重复使用的Verilog代码,通过了EDA软件ModelSim的仿真验证,得到了ASIC的RTL结构图。两段代码给其他数字逻辑电路设计人员提供了现成的设计模版,可以大大减少设计时间。     

USB IP Core的Verilog HDL语言设计方法

通用串行总线(USB)作为一种崭新的微机总线接口规范,具有即插即用、扩展方便等优点,已成为计算机必备的一个接口。采用VerilogHDL语言设计USBIPCore,分析时序设计要点。实现对主机发送的标准设备请求,返回设备描述符、传送数据等操作,并在MaxplusⅡ环境下进行了波形仿真和时序分析。时序仿真满足设计要求。     

基于Verilog的全数字锁相环的设计

文章介绍了全数字锁相环的基本结构和工作原理,提出了一种基于verilog的全数字锁相环的设计方法,并利用QuartusII6.0软件对设计进行了时序仿真.     

基于代理服务器的计费系统设计

介绍了基于代理服务器的网络计费系统设计的方法，同时介绍了常熟高专校园网基于Netscape proxy3．51代理服务器的计费系统及其设计。     

基于HDL的多接口控制设计

为解决传统接口控制方式不灵活、后期扩展性差的问题。利用EP2C5T144C8N芯片实现VGA接口控制和AD-TLC549、DA-TLC5615转换控制,采用自顶向下的设计方法,利用Verilog HDL硬件描述语言进行硬件编程,选择Quartus II作为开发平台,实现了A/D、D/A和VGA接口的同时控制,具有开发周期短、灵活性强、通用性好、易于扩展等优点。     

Verilog在线评测系统设计与实现

近年来,在线评测系统(Online Judge,OJ)在多种编程语言的教学、ACM竞赛中得到了广泛应用,实践效果良好。Verilog是一种硬件描述语言,目前尚没有支持该语言的在线评测系统。本文以较流行的在线评测系统HUSTOJ为基础,对其扩展以支持Verilog语言,能够实现Verilog代码在线编辑、提交、后台仿真、结果评价,可用于Verilog语言个人学习、课堂教学、结课评测以及竞赛。     

基于8051单片机的出租车叫车系统设计

针对许昌市出租车叫车系统出现的串频干扰、收费难、管理难等问题进行了深入分析,设计了出租车叫车控制器,实现了语音的加密、解密、遥控开关叫车系统、远程缴费、欠费停机、遥控加解密、出租车定位、密码遥控修改等功能,并画出了程序实现流程图.本系统经过实际测试表明具有成本低廉、加密解密简单、通话语音质量好、可靠性高等特点,达到了设计要求.     

基于会计信息的高校会计制度改革探讨

现行会计制度主要存在如下问题:收付实现制缺陷暴露、会计科目设置不合理、会计报表体系不健全、未能及时反映政府预算改革的相关内容,这些问题制约着高校会计信息质量的提高。2009年发布的《高等学校会计制度》(征求意见稿)适当引入了权责发生制,对会计科目的设置趋于规范,并进一步完善财务报表体系,一定程度上趋同于企业会计制度的设计,同时又充分考虑了高校的实际情况,能够极大地提高高校的会计信息质量。     

基于REA的会计信息系统教学实验设计与实施

REA(Resource,Events,Agents)模型是在1982年Accounting Review一篇论文中正式提出来的并作为在企业内和企业间数据共享环境中构建会计信息系统的一种架构。REA模型的核心特征是对业务流程输入输出组成部分进行语义映射。近年来,REA模型在美国会计信息系统(AIS)教学及研究中演绎重要角色。文章探讨了应用REA模型重构会计信息系统教学理念的合理性和优越性,并且设计了一套基于REA模型的会计信息系统课程,通过为期两年的实践,从教与学两方面肯定了此种教学模式的有效性。