异步十进制可逆计数器的设计

通过对异步十进制加法、减法计数器的分析 ,进一步设计出既能完成加法计数又能完成减法计数的逻辑电路即可逆计数器 ,并对它进行实验验证     

基于Qt的Verilog故障注入工具设计与实现

为方便设计人员验证电子电路的可靠性,设计了基于Qt的Verilog故障注入工具。该工具通过语法语义分析器解析Verilog源文件,获得代码中全部故障注入点;采用故障注入管理器获取用户故障注入参数并传递给底层函数,实现对Verilog工程的故障注入。实验结果表明,该故障注入工具能够根据用户指令对Verilog工程进行故障注入,对电路的容错机制进行可靠分析和评价,对电子电路的容错方案设计有很大帮助。     

一种自动生成Wallace树形乘法器Verilog源代码方法

乘法器是计算机系统中央处理单元、数字信号处理器、浮点运算器等数字系统的基本部件,Wallace树型乘法器是一种广泛采用的高速乘法器设计方案。在使用Verlog语言设计乘法器的过程中,由于Wallace树型乘法器的中间项目多,在源代码的输入过程中容易产生输入错误。随着乘法器的输入位数增加,Verilog源代码的数量会急剧增加,因此采用手工输入Verilog源代码的方法效率不高。在一些具体的设计项目中,需要实现操作数数据位数不同的Wallace树型乘法器。针对Wallace树型乘法器的Verilog源代码设计提出改进,设计了一个自动生成Verilog代码的应用程序,可自动生成8×8、24×24、24×26、24×28、26×24和26×26位Wallace树型乘法器,采用仿真软件对生成的Verilog代码进行了测试,解决了人工输入Verilog代码时容易出错的问题,提高了设计效率。     

异步二进制可逆计数器的设计

通过对异步二进制加法，减法计数器的分析，进一步设计出既能完成加法计数又能完成减法计数的逻辑电路即可逆计数器，并对它进行实验验证。     

Verilog在线评测系统设计与实现

近年来,在线评测系统(Online Judge,OJ)在多种编程语言的教学、ACM竞赛中得到了广泛应用,实践效果良好。Verilog是一种硬件描述语言,目前尚没有支持该语言的在线评测系统。本文以较流行的在线评测系统HUSTOJ为基础,对其扩展以支持Verilog语言,能够实现Verilog代码在线编辑、提交、后台仿真、结果评价,可用于Verilog语言个人学习、课堂教学、结课评测以及竞赛。     

基于FPGA的Sobel边缘检测算法实现

结合图像采集原理与实际的运用过程,对Sobel算法在FPGA的实现方法进行阐述,通过设计linebuffer实现Verilog像素存取的问题,得到良好的边缘检测效果.     

异步串行通信接口电路的VHDL语言设计

提出了1种基于CPLD、EPLD或FPGA等可编程逻辑器件的异步串行通信接口电路的设计方法。该方法简单快捷,易于实现,而且可以作为异步串行通信接口的标准模块插入到用户的各种设计中使用。     

可编程异步串行通信接口的设计

通用异步串行通信接口在各类芯片设计中得到了广泛的应用,其可编程特性和高度兼容性受到关注。采用VerilogHDL语言描述及自顶而下的方法,设计了一个具有奇偶校验功能,且数据位、停止位和波特率可调的可编程通用异步串行通信接口。该接口内置异步接收和发送模块,实现了并行数据的串行发送和串行数据的并行接收。     

多层次设计数字系统

与传统的数字系统设计方法比较,采用Verilog HDL语言的现代数字系统设计方法具有优越性。为提高设计数字系统的水平,采用Verilog HDL语言在多层次设计数字系统。分析了多层次设计数字系统的优点,然后从行为级、数据流级、结构级和混合方式等不同层次设计了一个数字系统,且都可以得到正确相同的功能。从不同层次设计数字系统,具有极高的灵活性,降低了设计难度,能够提高设计能力。     

用Verilog语言设计任意次ASIC分频器

介绍Verilog在数字电路设计中特别是分频器中的应用以及它相对的优越性。基于现在常用的计数器设计思想,具体给出了任意偶数次分频和任意奇数次分频的可重复使用的Verilog代码,通过了EDA软件ModelSim的仿真验证,得到了ASIC的RTL结构图。两段代码给其他数字逻辑电路设计人员提供了现成的设计模版,可以大大减少设计时间。     

基于FPGA的内建自测试的实现研究

针对大规模SOC芯片设计中BIST测试时间长和消耗面积大的问题,提出使用FPGA实现内建自测试的测试向量发生器、被测内核和特征分析器.通过Verilog HDL语言进行仿真,结果验证了所提方案的正确性和有效性.     

基于FPGA空调控制系统设计

本控制系统利用FPGA技术,结合模块化设计方法,将控制系统分为分频、温度调节、定时、主控制中心和显示五个模块,采用Verilog语言来分别实现各模块功能。所设计的系统不仅开发周期短,开发费用低,同时还具有低功耗,高稳定性等优点。     

基于社交网络的异步协同学习系统的设计

从分析异步协同学习中的交互行为出发,针对社交网络信息过载,内容难以沉淀等问题,提出基于社交网络实现异步协同学习系统的设计.其中包括群体交互方式的设计,协同推荐算法设计,支持概念图的内容模型设计等.     

中学英语目标教学异步达标

异步达标教学是指在课堂达标教学过程中,以教学目标为导向,教师针对学生接受知识快慢的差异,让学生通过不同步的学习以及教师的分类教学、个别教学、分类指导,实现群体的最终达标。中学英语教学有其自身的特点和规律,准确把握和实施异步达标教学,对于发挥教师“主导”和学生“主体”的双向作用,对于防差转差,克服两极分化,有着积极的现实意义和实践意义。     

基于Ajax的移动端异步交互新闻系统开发

基于Ajax异步加载与交互技术构建的多媒体新闻系统以及响应式界面设计方法创建的新闻界面以实现网络新闻的异步交互以及移动端跨平台应用.提出了多媒体新闻资源库XML的异步加载方法,以及响应用户需求动态调取新闻多媒体资源的方法,并在此基础之上进行了实例开发与测试,实现了新闻数据的动态调用与异步更新,解决了实时调用大量新闻资源的难题.同时,基于新闻系统界面的响应式设计解决了设备屏幕自适应和浏览器兼容性问题,大大方便了网络新闻在移动端设备上广泛传播与互动.     

基于Android系统的TCP/IP客户端异步通信模块研究

利用Java多线程以及线程间通信技术实现TCP/IP异步通信存在耦合度较高、模块可重用性低等弱点,采用中介者设计模式进行改进并设计TCP/IP客户端异步通信框架。在家畜养殖智能监控系统的通信模块中对该通信框架进行了验证。结果表明,采用该框架设计的通信模块响应及时、性能稳定。     

一种基于CORBA的网络管理信息获取方法

利用CORBA技术来扩展SNMP协议的网络管理信息获取的功能,实现对网络管理信息的异步调用,并采用面向对象方法设计了异步调用,使系统能够在异构网络中快速获取故障管理所需要的信息。     

基于Verilog HDL出租车计费系统的研制

以上海地区的出租车计费器为例，利用Verilog HDL语言设计了出租车计费器，使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能，并设置了动态扫描电路显示车费和对应时间，显示了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。源程序经MAX PLUSⅡ软件调试、优化，下载到EPF10K10TCl44—3芯片中，可应用于实际的出租车收费系统。     

矿井高压异步电动机微机综合保护装置的设计

根据煤矿现场对异步电动机综合保护装置的实际需求，介绍了矿井高压异步电动机微机综合保护装置的设计方法，该装置实现了全数字化处理，能够覆盖电动机各种常见故障。并具有智能化故障诊断功能。     

基于FPGA的视频缩放设计与实现

视频缩放是视频处理领域的关键问题,可以分为硬件实现和软件实现。以FPGA作为处理芯片,按照SMPTE协议设计了一种视频缩放方法。设计采用模块化思想对系统进行了自上而下的划分,采用XILINX公司提供的Spartan6系列芯片XC6SLX45T,并使用Verilog HDL语言实现了各模块功能。该算法使用流水线结构,实验结果表明,该算法能够在FPGA上稳定运行,实现了视频缩放的效果。和原有方法相比,该设计方法减少了5个乘法器的使用,节约了系统资源。