一种新型立体集成电感设计

高Q值的片上集成电感是单片集成射频电路、微波电路中不可缺少的重要元件。衬底损耗、金属损耗及电感螺旋线之间磁通量的相互抵消是限制集成电感品质的主要因素。首次提出了一种利用常规硅工艺实现的新型立体集成电感设计,先在介质层上刻蚀出一个锥形柱面,然后在凹面上镀金属层,利用平面螺旋电感的制造方法,就可制造出立体电感;分析了该集成电感在金属损耗及电感螺旋线之间磁通量的相互抵消等多方面的优势;提出了该型集成电感的两种仿真模型;利用ASITIC软件近似仿真发现该型集成电感能获得较高Q值。     

基于0.18 μm CMOS工艺的低噪声放大器设计

为了提高接收机的性能,基于台积电公司0.18 μm CMOS工艺设计了低噪声放大器.从晶体管模型出发,分析了阻抗匹配,采用源端负反馈和提高输入匹配的电感Q值来降低噪声.通过电路的共源共栅结构搭配电路,消除密勒电容,提高电路性能.     

一种提高并联集成电感性能的方法

高Q值的片上集成电感是单片集成射频电路、微波电路中不可缺少的重要元件.并联形式的集成电感具有较高的品质因数,但是其自谐振频率较低,使其应用范围受到限制.该文从衬底损耗,金属损耗及邻近效应出发,首次提出了一种提高并联集成电感性能的方法.合理的设计多个不同圈数、层数的电感并将其并联,用ASITIC软件近似仿真发现该型并联集成电感能够在较高频段获得较高Q值.     

新型的CMOS分布放大器的设计

利用06微米CMOS技术设计了一种新型的CMOS分布放大器。介绍了分布放大器的原理。利用HP—ADS软件仿真和设计了一个四级CMOS分布放大器。设计中使用了一系列片上螺旋电感。测量了分布放大器的S参数。对实验结果进行了分析和讨论。     

10Gb/s CMOS宽带限幅放大器设计

作为光接收机前端的关键部分,限幅放大器要求具有高增益,足够带宽以及较宽的输入动态范围。本文在0.18μm CMOS工艺上设计了一种用于10Gb/s传输速率的限幅放大器。采用反比例级联结构和低电压降有源电感负载来提高系统带宽,达到了设计目标。仿真结果显示,该限幅放大器获得了约30dB的增益和10GHz的-3dB带宽,在10GHz范围内S11和S22都小于-10dB,电路功耗为100mW。     

应用QFN封装的CMOS运算放大器芯片设计

设计了一种提高晶圆利用率和产出的小尺寸CMOS运算放大器贴片封装工艺。采用两级放大电路实现大功率输出,按照CMOS制造工艺要求,在16μm×16μm设计折叠型7层版图的集成电路,按照QFN封装的特点增加散热能力。测试结果证明,该设计电性能好,达到CMOS制造工艺的技术要求。这种创新设计的版图面积和芯片体积小、质量轻、集成度高,可降低芯片的工业制造成本,对解决晶圆利用率低和产出低的问题具有实践价值。     

平面螺旋电感参数的计算和仿真研究

电感作为电路的三大基础性元件之一,其片式化、薄膜化发展十分重要。常用的平面螺旋电感有方形的、六边形的、八边形的、还有圆形的。介绍了方形平面螺旋电感的物理参数的计算及仿真,对理论计算值和试验测量值进行比较,从而验证该种计算方法的可行性,并且分析了产生误差的原因。     

关于R、L、C串联交流电路中电容、电感两端电压最大值的微探

电路发生串联谐振时,电容和电感上可能出现高压造成电容击穿或电感线圈绝缘损坏。本文分析在谐振前(后)电容(电感)上也可能出现高电压,另外,在Q值等于1或小于1的情况下,电容或(电感)上会出现高于电源的电压,在选择这些器件必须充分考虑到耐压性。     

2.4GHz CMOS低噪声放大器的设计

基于0.18μm CMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2.4GHz低噪声放大器(LNA)电路.分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法.仿真结果表明,该放大器具有良好的性能指标,在5.4mW功耗下功率增益为18.4dB,噪声系数为1.935dB,1dB压缩点为-14dBm.     

3.3μA静态电流无片外电容的CMOS低压差线性稳压器(英文)

设计了一种用于片上系统的无片外电容的CMOS低压差线性稳压器(LDO),其输出电压为3.3 V,最大输出电流为100 mA.该设计可以有效地减少芯片引脚和电路板面积.通过在传统结构上使用动态摆率增强电路和嵌套式米勒补偿技术,LDO在线性和负载响应过程中都有很强的稳定性.当输出电流从100 mA减小到1 mA时,过冲电压被限制在550 mV以内,稳定时间小于50μs.由于采用了30 nA的电流基准,本设计的静态功耗仅为3.3μA.通过CSMC公司0.5 μm CMOS工艺进行设计并流片验证,芯片测试结果与仿真结果吻合.     

433MHz低功耗CMOS LNA的噪声优化与实现(英文)

采用0.18μm SMIC数模混合与射频(RF)CMOS工艺实现了一个应用于ISM(工业、科学和医疗)频段接收机的433 MHz低功耗低噪声放大器(LNA)的设计.电路通过调节源级反馈电感和在LNA输入晶体管上并联电容的方法实现了最优的噪声性能.测试结果表明,LNA在431 MHz处的噪声系数为2.4 dB,S21=16 dB,S11=-11 dB,S22=-9 dB,反向隔离度大于35 dB.测量的1-dB压缩点(P1dB)和输入三阶交调(ⅡP3)分别为-13dBm和-3 dBm.芯片面积为0.55 mm×1.2 mm,在1.8 V供电时整个电路功耗仅4 mW.     

EDA仿真在CMOS射频功放设计教学中的应用

EDA仿真是射频集成电路课程教学的重要教学手段。文章以设计一种应用于交通专用短程通信的5.8GHz射频功率放大器为例,对EDA工具在射频集成电路课程教学中的应用进行了探讨;通过EDA仿真,形象地演示出了电路性能的变化,加深了学生对有源电感补偿的CMOS射频功放的理解和认识。     

用于10Gbps光电模块的Bias-Tee电路的设计

通过测试和仿真结果表明:经过优化后的螺旋电感可以用作Bias-Tee电路,其带宽可达8Ghz,且由于体积非常小,能够放置在光电器件的封装内,对光电模块的小型化十分有利。     

基于低频小信号检测的CMOS放大器设计

本文介绍了一个基于低频小信号检测应用的CMOS放大器的设计.设计基于中芯国际（SMIC）0.18μm CMOS工艺,使用Cadence Spectre进行仿真,结果表明该放大器在3.3V工作电压下实现开环直流增益95dB,单位增益带宽40MHZ,相位裕度67^0,100kHz工作频率时噪声系数17dB,总谐波失真（THD）-92 dB,功耗为4mW.     

一种低压轨对轨运算放大器的设计

设计了一种电平移位CMOS轨对轨（Rail—to—Rail）运算放大器,并采用旺宏电子股份有限公司的0．5μmN阱CMOS工艺进行了版图设计。Hspice仿真显示：运放的电源电压为土1．5V,输出可以达到全摆幅,输入失调电压仅为35μV,差模增益达85dB以上,其中82dB的带宽为8K。     

一种恒定跨导、摆率和增益的轨至轨运放

提出了一种新型的通用低压轨至轨CMOS运放．该运放在整个输入共模电压范围内获得了恒定的跨导、摆率和恒定的高增益．所提出的电路有应用于深亚微米工艺的潜力,因为运放电路的运行不依赖于晶体管平方率或线性率的约束．因此该电路比较紧凑,适用于VLSI单元的应用．轨至轨CMOS运放采用DPDM CMOS混合信号工艺设计,模拟结果表明在整个输入共模电压范围内,跨导、摆率和增益的波动分别为1％,2．3％和1．36dB．在此基础上进行了版图设计和流片测试,版图面积为0．072mm^2,实际测试结果与模拟结果基本一致．     

LRC串联电路电感和电容电压极值

本文要从理论上证明:当LRC串联电路处于谐振状态时,电路中电流最大。此时。电感和电容两端电压(有效住)虽然大小相等、位相相反,其值均是电源输出电压U(有效值)的Q倍,但这并不是电感和电容电压的最大值。电感和电容的电压最大值不是恰好出现在串联电路谐振时,也不是电源的频率等于某一值时同时出现。本文还将证明:电感和电容电压最大值出现在ω_0(谐振频率)的两侧,其值大小相等,均大于QU。其目的是为了澄清某些人的模糊认识及有些书上那种不准确的结论。     

RLC串联谐振特性的实验研究

RLC串联谐振电路实验中谐振特性的实验曲线与理论曲线总存在一定的误差,且谐振频率越高时,偏差越大.本文通过实验研究,分析了电感和电容串联总损耗电阻对谐振曲线及Q值的影响,利用实验所测得的电感和电容串联总损耗电阻对谐振曲线及Q值进行修正,发现修正后的理论结果与实验测量数据吻合得较好.     

采用RF CMOS T型衰减器的TH-UWB通信调制器(英文)

对T 型衰减器的插入损耗和衰减性能进行了理论分析, 在此基础上设计了一个用于跳时超宽带(TH-UWB)通信的载波频率为4 GHz 的通断键控(OOK)调制器. 该调制器的核心是一个T 型RF CMOS 衰减器, 其电路拓扑结构包括3个主要部分: 振荡频率为4 GHz 的振荡器、由射频CMOS 晶体管构成的T 型衰减器和带有L 型结构的输出阻抗匹配网络. 该调制器由一个脉位调制(PPM)信号控制, 使已调信号的包络随控制信号的幅度而变化, 以实现调制功能. 除此之外, 输出匹配网络将调制器的输出阻抗匹配到50Ω负载. 调制器采用0.18 μm 射频CMOS 工艺进行设计并仿真, 其芯片经过测试, 在1.8 V 电源和50Ω负载下有65 mV 的输出幅度, 输出端回波损耗(S11)小于-10 dB, 功耗为12.3 mW, 芯片尺寸为0.7 mm×0.8 mm.     

CMOS摄像机的原理与应用

CMOS摄像机是能在同一CMOS图像传感器芯片上集成所有摄像机功能电路的摄像机。其具有结构简单、集成度高、功耗小、成本低的优点,已广泛应用于科学、军事、医疗、工业、国防、影视等领域。文章对CMOS摄像机的工作原理、结构、分类以及在基础设施和医疗领域的应用进行了介绍,并对其发展趋势进行了展望。