应用于无线局域网802.11a高中频下变频器的设计(英文)

给出了一个应用于无线局域网WLAN802.11a的中低噪声、高增益的下变频器.该下变频器采用高中频的结构,输入的射频频率(RF)、本振(LO)频率和输出的中频频率(IF)分别为5.15 ～5.35,4.15 ～4.35和1GHz.为了提高混频器的线性度,电路采用了伪差分的吉尔伯特结构和源极电阻负反馈技术;为了获得低的噪声系数,混频器采用电流源注入技术和LC谐振电路作为负载.此外,采用了一种改进的源极跟随器输出缓冲电路,在不恶化其他性能的情况下混频器可以达到较高的增益.该芯片采用0.18μm RF CMOS工艺制作,包含所有焊盘在内的芯片尺寸为580μm×1 185μm.测试结果表明:在1.8V电源电压下,消耗电流为3.8mA,转换增益为10.1dB,输入1dB压缩点为-3.5dBm,输入三阶截点为5.3dBm,单边带(SSB)噪声系数(NF)为8.65dB.     

433MHz低功耗CMOS LNA的噪声优化与实现(英文)

采用0.18μm SMIC数模混合与射频(RF)CMOS工艺实现了一个应用于ISM(工业、科学和医疗)频段接收机的433 MHz低功耗低噪声放大器(LNA)的设计.电路通过调节源级反馈电感和在LNA输入晶体管上并联电容的方法实现了最优的噪声性能.测试结果表明,LNA在431 MHz处的噪声系数为2.4 dB,S21=16 dB,S11=-11 dB,S22=-9 dB,反向隔离度大于35 dB.测量的1-dB压缩点(P1dB)和输入三阶交调(ⅡP3)分别为-13dBm和-3 dBm.芯片面积为0.55 mm×1.2 mm,在1.8 V供电时整个电路功耗仅4 mW.     

以太无源光网络接收机的建模(英文)

建立了以太无源光网络接受机的行为模型,该模型包括光纤、光电探测器、跨阻放大器、限幅放大器及时钟和数据恢复电路.模型中各部分都是利用电路结构和行为特性来进行建模的,同时也对它们的噪声和抖动进行了建模,如散粒噪声、热噪声、确定性抖动和随机抖动.由于使用了行为模型,仿真速度比普通电路模型更快,同时比解析模型更准确.整个模型用C + +语言描述,在Microsoft Visual C + +6.0 中进行实现,并利用蒙特卡洛方法对系统仿真.最后建立了测试环境对模型进行验证,结果表明仿真结果与实验结果有较好的一致性.     

采用微电子神经桥实现的异体神经功能重建(英文)

介绍了在损伤的远端神经与近端神经间利用微电子神经桥实现神经信道桥接的技术,设计并实施了一个实验方案,验证了微电子模块实现神经信道桥接的可行性.以信源脊蟾蜍在化学刺激下诱发的坐骨神经信号作为信号源,激励受控脊蟾蜍的坐骨神经,控制其动作.通过示波器观察并记录了信源脊蟾蜍坐骨神经信号、再生后的受控脊蟾蜍坐骨神经信号及其肌电信号.通过分析信源脊蟾蜍坐骨神经信号与受控脊蟾蜍坐骨神经信号以及受控脊蟾蜍坐骨神经信号与肌电信号间的互相干函数,证明再生后的受控脊蟾蜍坐骨神经信号与信源脊蟾蜍坐骨神经信号有关,并对受控脊蟾蜍的缩腿动作起着控制作用.     

一种应用于DRM/DAB频率综合器的宽带低相位噪声LC压控振荡器(英文)

介绍了一种应用于DRM/DAB频率综合器的宽带低相位噪声低功耗的CMOS压控振荡器.为了获得宽工作频带和大调谐范围,在LC谐振腔里并联一个开关控制的电容阵列.所设计的压控振荡器应用中芯国际的0.18μm RF CMOS工艺进行了流片实现.包括测试驱动电路和焊盘,整个芯片面积为750μm×560μm.测试结果表明,该压控振荡器的调谐范围为44.6%,振荡频率范围为2.27～3.57GHz.其相位噪声在频偏为1MHz时为-122.22dBc/Hz.在1.8V的电源电压下,其核心的功耗为6.16mW.     

用于单片集成MEA系统的神经信号探测电路和激励电路阵列(英文)

介绍了单片集成MEA系统和用于该系统的神经元信号探测电路和激励电路,基本单元电路是低功耗、低噪声、高增益和小版图尺寸的运算放大器.详细讨论了探测电路、激励电路和基本单元运算放大器的设计.神经元信号探测电路版图面积290 μm×400 μm,功耗2.02 mw,等效输入噪声17.72 nV/Hz,增益60.5 dB,输出电压摆幅-2.48～+2.5 V.激励电路版图面积130μm×290 μm,功耗740μW,输出电压摆幅-2.5～2.04 V.参数表明这2种电路适用于单片集成MEA系统.探测电路和单片集成MEA系统已经流片.探测电路的测试结果表明电路工作正常.     

2.5Gbit/s 0.35μm CMOS光纤通信用收发全集成电路

采用0.35μm CMOS工艺设计2.5 Gbit/s速率光纤通信用收发全集成电路.发射部分包括复接和激光驱动电路, 完成4路622 Mbit/s随机信号输入、1路2.5 Gbit/s驱动信号输出的功能; 接收部分完成1路2.5 Gbit/s微弱随机信号输入、 4路622 Mbit/s分接输出功能.主要电路包括前置放大、限幅放大、时钟恢复、数据判决和1: 4分接. 测试结果显示, 2.5 Gbit/s光纤通信用发射芯片逻辑功能正确, 激光驱动器输出数据眼图10%～90%上升、下降沿时间分别为211.1 ps和200 ps; 2.5 Gbit/s光纤通信用接收芯片接收灵敏度优于20 mV, 恢复出的数据和时钟分别经过1: 4数据分接和1: 4时钟分频后, 相位抖动的均方根值分别为15.6 ps和1.9 ps. 两芯片均适用于2.5 Gbit/s速率光纤通信系统.     

一种应用于高速低抖动电荷泵锁相环的高鲁棒性鉴频鉴相器

为改善现有鉴频鉴相器（PFD）中存在的问题,从理论分析的角度对现有的PFD进行了研究,并对其进行了基于电路结构的分类与比较．提出并设计了一种应用于高速低抖动电荷泵锁相环的高鲁棒性新型鉴频鉴相器．该PFD由2个上升沿触发的动态D触发器、2个上升沿检测和延时模块及2个或门组成．由于融合了2种复位机制,能避免UP与DN信号同时为高电平,因此,电荷泵的电流失配将不会恶化PLL的性能．而且,该PFD的鉴相特性中几乎没有鉴相死区、设计及仿真是基于1．8V电源电压的TSMC0．18ixmCMOS工艺．由理论推导和电路仿真可知,该PFD具有高工作频率（-1GHz）、高可靠性、宽鉴相范围（[±2π]）、零死区（〈0.1ps）、低抖动、低功耗（≈100μw）、低复杂度等特性、     

宽带CMOS LC压控振荡器设计及相位噪声分析

应用标准0.18μm CMOS工艺设计并实现了宽带交叉耦合LC压控振荡器.采用开关电容阵列拓宽频率范围.设计过程中对相位噪声进行了优化.应用线性时变模型(LTV)推导出相位噪声与MOS晶体管宽长比之间的函数关系,从理论上给出相位噪声性能最优的元件参数取值范围.为简化推导过程,针对电路特点按晶体管工作状态来细分电路工作区域,从而避免了大量积分运算,以尽可能简单的比例形式得到相位噪声与设计变量间的函数关系.测试结果表明,在1.8V电源电压下,核心电路工作电流为8.8mA,压控振荡器的频率范围为1.17 ～1.90GHz,10kHz频偏处相位噪声达到-83dBc/Hz.芯片面积为1.2mm×0.9mm.     

11.6-GHz 0.18-μm CMOS锁相环电路

利用截止频率为49GHz 的0.18-μm CMOS工艺,设计实现了11.6-GHz锁相环电路.该电路由模拟乘法鉴相器、单极点低通滤波器及采用可变负电阻负载的三级环形振荡器构成.在片晶圆测试表明,该芯片在输入速率为11.6 GHz、长度为231-1伪随机序列的情况下,恢复时钟的均方根抖动为2.2 ps.锁相环的跟踪范围为250 MHz.环形振荡器在偏离中心频率为10 MHz处的单边带相位噪声为-107 dBc/Hz.在锁定条件下,锁相环在偏离中心频率为10 MHz处的单边带相位噪声为-99dBc/Hz.芯片面积为0.47 mm×0.72 mm,在1.8-V电源供电下,功耗为164 mW.