芯片功耗的来源与量化分析

1,芯片功耗的主要来源C M O S电路中功耗的分布可以分为两部分,由漏电和其它静态电流导致的静态功耗和由短路电流和对负载电容充放电引起的动态功耗。这两部分中共有三种最主要的电能消耗形式:跳变损失、短路损失、漏电损失。2,跳变损失跳变损失是由电容的充放电引起的,这部分功耗在整个电路中占控制地位在0.18μm工艺水平下,这部分功耗占处理器总功耗的70～80%。图1描述了对于一个最简单的反向器电路跳变损失发生的全过程,其中Cload表示电容。图1由反向器看跳变损失的过程让我们考虑输入信号出现两次变换的一个完整的时钟周期,如图(a)。…     

对波形钢腹板组合箱梁的结构设计分析

波形钢腹板PC组合箱梁是一种新型的钢-混凝土组合结构,它充分利用钢与混凝土的优点,提高了结构的稳定性、强度及材料的使用效率,并且这种结构外形美观,抗震性能好.波形钢腹板PC组合箱梁在我国桥梁工程中一直处于理论研究阶段,泼河大桥的顺利建成通车,为今后波形钢腹板PC组合箱梁桥的设计和施工提供了宝贵的经验,对于该类型桥梁结构在我国的推广应用将起到积极的促进作用.     

基于FPGA的信号发生器的设计

简要介绍了直接数字频率合成（DDS）的组成及其工作原理,给出了基于Ahera公司的FPGA实现多波形信号发生器的设计过程和电路结构。设计在QuartusII软件中完成,并给出了仿真波形。该设计用FPGA实现,因此有许多优点。比如：在不修改硬件电路的情况下频率可调,波形可以选择正弦、三角等多种波形,且电路结构简单、扩展性好,具有频率范围宽、频率分辨率高、相位连续、切换速度快等优点。     

基于FPGA的直接数字频率合成系统的仿真设计

利用EDA系统工具的模拟功能对电路过程进行仿真,花费少,效率高。介绍了利用Multisim 9设计一基于FPGA的直接数字频率合成系统的全过程。     

基于单片机、EDA技术的波形发生器的设计

基于单片机和EDA相结合的技术,用于产生各种频率的正弦波、方波和三角波,其幅值0-5V可调,幅值步进为0．039V,频率步进为1Hz．波形发生器以单片机（MCS8031）为中心控制单元,由键盘输入模块、数码管显示模块、D／A波形发生模块、幅值调整模块组成．采用DDFS技术,先将要求的波形数据存储于EEPROM中,保证掉电以后波形数据不丢失．采用FPGA实现波形的发生,通过DDFS技术、VHDL语言和单片机汇编语言编程技术的完美结合,实现了对正弦波、方波和三角波三种波形的频率、幅值的设置和发生．     

基于DSP的PWM发生器的开关电源设计

本文大体介绍了DSP的基本情况,并分析了怎样对PWM模块编程产生PWM波形。     

基于Max+PlusⅡ平台对VHDL硬件描述语言综合的探讨

硬件工程师为了利用计算机在EDA软件平台上对大量的硬件描述语言完成数字系统的综合,经常采用一些特定的软件做平台,如：Max＋PlusⅡ软件。本文将对美国Altera公司开发的这款软件的知识要点和学习难点,从六个方面（编程、编译、仿真验证、芯片时序分析、芯片引脚设定及芯片下载）进行探讨。     

试论彩色电视机场输出波形

以金星C475彩色电视机场输出波形为研究对象，通过对场输出波形逆程脉冲的分析，明确该类场输出电路的工作原理．     

对万用表测量非正弦交流电压的分析

针对万用表测量非正弦交流电压产生的误差，提出了相应的分析和修正方法。