一种高阶平滑表面并行提取方法

针对高阶平滑表面算法计算复杂和数据量大的问题,提出一种加快高阶平滑表面算法速度的并行方法. 首先对高阶平滑表面算法进行并行化,然后采用优化技术提高算法性能,同时采用矩阵压缩改善内存空间性能. 实验表明,在双核处理器上平均加速比达到1.87.     

基于多核系统的视频特征提取程序并行化及性能优化方法

基于多核系统,对4种视频特征的提取程序分别研究了并行算法和性能优化方法.实验结果表明,通过的并行化和性能优化,当使用8个核时,这4种视频特征提取程序的处理速度平均提高到原始串行程序的17倍.此外,对实验结果进行了深入的性能分析,寻找和剖析了多核系统的性能瓶颈,为进一步提高多核系统的性能提供了依据和建议.     

多核平台稀疏矩阵向量乘优化研究综述

多核处理器已经成为当前阶段体系结构架构的主流.本文对稀疏矩阵向量乘的优化,总结了目前的研究现状,列举并分析了若干当前研究中采用的优化技术思路,最后展望了流问题的未来研究方向及其面临的挑战.     

一种Cache一致性优化策略

本文提出了减少Cache一致性处理延迟的一种优化策略:目录的临近转发。目录的临近转发根据目录维持的片上节点之间的链路段数表,来选择拥有所需数据块的最近Cache去转发请求,从而减少目录到拥有者和拥有者到请求者的延迟。     

基于IWO-PSO优化支持向量机的模拟电路故障诊断

为提高模拟电路故障诊断率,提出一种基于IWO-PSO优化支持向量机的电路故障诊断方法。通过对典型电路进行Monte-Carlo分析,提取输出端时域信号,经小波包提取特征参量,生成样本数据,再经IWO-PSO改进入侵杂草算法,优化多核SVM参数后建立相应故障诊断模型。实验表明,该模型能较好实现地电路故障诊断模拟,与已有方法相比,可获得较高的故障诊断正确率。     

主族元素的桥联配合物

桥联配合物是从化学键的角度通过桥配体结合起来的化合物．多核配合物是从原子数目上讲含有多个金属原子的化合物，从概念上讲二者略有不同，不能将他们混为一谈．文章讨论了二者的联系与区别，提出了桥联配合物的定义、命名，并研究了主族元素桥联配合物的结构与功能和在周期表中形成的倾向性。     

基于MPI与OpenMP混合并行计算技术的研究

针对多核机群系统的硬件体系结构特点,提出了节点间MPI消息传递、节点内部OpenMP共享存储的混合并行编程技术。该编程模型结合了两者的优点,更为有效地利用了多核机群的硬件资源。建立了单层混合并行的Jacobi求对称矩阵特征值算法。实验结果表明,与纯MPI算法相比,混合并行算法能够取得更好的加速比。     

基于MPI与OpenMP混合并行计算技术的研究

针对多核机群系统的硬件体系结构特点,提出了节点间MPI消息传递、节点内部OpenMP共享存储的混合并行编程技术。该编程模型结合了两者的优点,更为有效地利用了多核机群的硬件资源。建立了单层混合并行的Jacobi求对称矩阵特征值算法。实验结果表明,与纯MPI算法相比,混合并行算法能够取得更好的加速比。     

多核只是芯片大树一枝杈

从2005年Intel和AMD打响双核战争开始，很多人就认为通用芯片发展的道路已经走上了向着多核方向的单行线，但最近发生的一些事情告诉我们，多核路线仅仅是芯片发展树状图中的一个枝杈，芯片发展这棵大树的全貌，我们很多人都因为身在其中而没有看清。当初的我们，或许都错了。     

Gradual refinement for application-specific MPSoC design from Simulink model to RTL implementation

The application-specific multiprocessor system-on-chip （MPSoC） architecture is becoming an attractive solution to deal with increasingly complex embedded applications, which require both high performance and flexible programmability. As an effective method for MPSoC development, we present a gradual refinement flow starting from a high-level Simulink model to a synthesizable and executable hardware and software specification. The proposed methodology consists of five different abstract levels： Simulink combined algorithm and architecture model （CAAM）, virtual architecture （VA）, transactional accurate architecture （TA）, virtual prototype （VP） and field-programmable gate array （FPGA） emulation. Experimental results of Motion-JPEG and H.264 show that the proposed gradual refinement flow can generate various MPSoC architectures from an original Simulink model, allowing processor, communication and tasks design space exploration.