全文获取类型
| 收费全文 | 295篇 |
| 免费 | 1篇 |
| 国内免费 | 5篇 |
专业分类
| 教育 | 190篇 |
| 科学研究 | 48篇 |
| 各国文化 | 2篇 |
| 体育 | 10篇 |
| 综合类 | 7篇 |
| 文化理论 | 3篇 |
| 信息传播 | 41篇 |
出版年
| 2020年 | 2篇 |
| 2019年 | 2篇 |
| 2018年 | 3篇 |
| 2017年 | 4篇 |
| 2016年 | 3篇 |
| 2015年 | 6篇 |
| 2014年 | 31篇 |
| 2013年 | 25篇 |
| 2012年 | 39篇 |
| 2011年 | 32篇 |
| 2010年 | 19篇 |
| 2009年 | 27篇 |
| 2008年 | 32篇 |
| 2007年 | 26篇 |
| 2006年 | 14篇 |
| 2005年 | 17篇 |
| 2004年 | 6篇 |
| 2003年 | 2篇 |
| 2001年 | 3篇 |
| 2000年 | 3篇 |
| 1998年 | 1篇 |
| 1997年 | 1篇 |
| 1996年 | 2篇 |
| 1993年 | 1篇 |
排序方式： 共有301条查询结果，搜索用时 15 毫秒
301.
为了提高AES算法中IP核数据的吞吐量并同时减小硬件资源的占用,以达到速度和面积的折中实现,采用混合流水线结构和可重构技术完成了IP核的设计.该设计包括在同一个混合流水线结构的流程中实现了AES算法的加密和解密过程;根据有限域的性质,对AES算法中的Sbox盒进行了优化;结合可重构技术,完成了对AES轮变换的主要构件ShiftRow和MixColumn的优化.本设计在Xilinx Virtex2p xc2vp20-7 FPGA器件上完成,其数据吞吐量达到2.58Gbit/s,所需组合逻辑仅为3 233块,通过与同型号器件上的其他设计进行对比,实现了速度和面积的折中,在吞吐量和面积上都得到了比较理想的结果. 相似文献