一般化全加器在阵列乘法器设计中的典型应用

直接补码阵列乘法器是计算机提高定点乘法运算速度的重要部件,它的设计是一般化全加器的典型应用。从补码和真值的转换关系开始,深入分析了四类全加器的工作原理,提出了直接补码阵列乘法器的设计方案。     

二维网格型粗粒度可重构系统乘法器和全加器设计与验证

二维网格型粗粒度可重构计算系统具有较高的加速比和较低的功耗,已成为国内外的研究热点,对其计算模块进行设计和验证是二维网格型粗粒度可重构计算系统实用化的关键.本文针对粗粒度可重构计算系统的全加器、乘法器采用Verilog HDL设计语言进行综合设计验证,对二位、四位、八位、十六位、三十二位的乘法器和全加器的动态功耗、结温、硬件资源的使用等进行了分析比较.设计了乘法器原理图和测试代码,实验结果表明:相比较二位全加器,三十二位全加器动态功耗、结温、查找表、I/O分别增大了20.519 w、38.9℃、28个、90个;相比较二位乘法器,三十二位乘法器动态功耗、结温、查找表、I/O个数分别增大了0.603 w、1.1℃、28个、114个.随着位数的增加,全加器动态功耗、结温、查找表、I/O个数的使用消耗较高,但是乘法器动态功耗、结温消耗较低,查找表、I/O个数的使用消耗较高.     

基于多数决定逻辑的一位全加器设计

一位全加器是组成二进制加法器的基本组成单元,在对现有全加器电路研究分析的基础上,提出了基于多数决定逻辑的全加器电路设计。该全加器仅由输入电容和CMOS反向器组成,用PSpice进行了晶体管级模拟。结果显示,这种新的全加器能正确完成加法器的逻辑功能。     

Multisim软件在全加器电路设计中的应用

全加器是数字逻辑电路中很常用的一个功能电路,Multisim软件是一个兼仿真和设计功能的软件,本文利用Multisim设计了几种全加器电路,二者的有机结合方便了电路的设计,同时也显示了仿真软件不可替代的优势。     

谈全加器在组合电路中的应用

本文介绍了全加器在二进制加法、减法、乘法运算,BCD码加法、减法及码组变换中的应用。     

灵活设计计算机中的全加器和译码器

计算机硬件中的全加器和译码器也是重要部件,本文提出了几种灵活设计计算机中的全加器和译码器的方法.对组合逻辑电路的设计方法,从列真值表、写出表达式、化简卡诺图、画出逻辑图和集成块的配备均作了一些介绍.     

用数据选择器、译码器、可编程逻辑阵列(PLA)构成全加器

在数字系统和电子计算机中,全加运算是一种重要的算术运算,它的实现方法有多种,本文主要介绍 用中规模数字集成电路(MSI)数据选择器、译码器和可编程逻辑阵列(PLA)实现一位全加运算。