程控分频器的FPGA实现

在给出倍频电路后,将输入时钟进行倍频,以方便实现整数倍的等占空比分频,对于小数分频则采用双模前置方式,利用将小数部分累加的方法,将N及N+1分频器混合均匀,以减小输出信号的相位波动.仿真结果表明,设计的程控分频器可适用于对100MHz以内的信号进行任意分频.     

基于FPGA的测控系统的研究

本文阐述了检测技术的发展概况,针对传统测控系统所存在的缺点,提出一种基于FPGA的新的测控技术,缩短了调试和维修时间,大大提高系统的精确性、方便性和可靠性.     

基于FPGA的UART实现

利用嵌入式技术,使用FPGA实现了多路全双工串口.该系统在接收端和发送端前都加一个具有8个缓冲单元的FIFO,实现内部模块时钟与串口速率匹配,同时,发送波特率和接收波特率等参数能够根据需要来进行相应的配置,并在Altera公司的CycloneⅢ系列FPGA硬件平台进行验证实验结果,该设计完全符合串口通信标准.     

基于FPGA的电力电子实验教学综合平台设计

针对电力电子技术课程实验教学大多属于演示性或验证性实验,实验设备不能满足教学需要的情况,利用FPGA设计了具有良好扩展性、交互式电力电子技术的实验教学综合平台。该综合平台便携简单,开放性强,实验内容丰富,可实现PC机与实验平台的信息交换与图形化显示,从而增强理论与实践的结合,可更好地用于实验教学。     

快速浮点运算在FPGA中的实现

浮点计算是计算机计算中的一种重要计算方式,计算过程比较复杂,一般的软件在计算时有一定的速度缺陷。在IEEE754标准下通过FPGA器件对单精度浮点数的四则运算进行运算模块设计,利用FPGA的流水线工作特点,提高浮点计算速度,缩短产品开发周期,在浮点运算的规则下实现了FPGA器件上的单精度浮点数运算。     

基于FPGA的精简指令CPU的实现

介绍基于FPGA的自定义精简指令CPU的设计方法和过程，给出Verilog描述的代码和仿真结果。     

基于FPGA技术的"计算机组成原理"课程的实验教学

根据目前计算机组成原理课程实验教学的现状，提出并利用FPGA及MAX PLUSⅡ软件设计计算机组成原理课程实验，给出了实施方案。实践证明：学生利用该软件，FPGA芯片下载以及相关的硬件资源，不仅能够很快的理解课堂讲授的理论，而且学会了利用MAX PLUSⅡ软件进行实验的新方法。     

FPGA快速进位链设计

研究了FPGA中超前进位链和快速进位链的设计与实现,利用仿真结果比较了两者性能,介绍了FPGA快速进位链的设计思想并给出了具体设计。     

基于System Generator的全数字锁相环的设计与实现

介绍了一种采用Xilinx公司推出的业内领先的高级系统级FPGA开发工具System Generator进行全数字锁相环（ADPLL）的设计和实现的方法,并且给出了相应的仿真波形。     

一种基于FPGA的正弦信号发生器的实验方法

介绍一种基于FPGA的正弦信号发生器的实现方法——利用DDS的基本工作原理，在FPGA上实现正弦信号发生器的功能，实验选用FLEX10K系列FPGA作为目标芯片，提供了在GW48-CK EDA开发系统中测试通过的正弦信号发生器的VHDL程序。