全文获取类型
收费全文 | 115篇 |
免费 | 0篇 |
国内免费 | 3篇 |
专业分类
教育 | 68篇 |
科学研究 | 42篇 |
体育 | 1篇 |
综合类 | 7篇 |
出版年
2024年 | 1篇 |
2023年 | 1篇 |
2022年 | 2篇 |
2021年 | 1篇 |
2019年 | 3篇 |
2015年 | 6篇 |
2014年 | 10篇 |
2013年 | 7篇 |
2012年 | 3篇 |
2011年 | 9篇 |
2010年 | 10篇 |
2009年 | 18篇 |
2008年 | 14篇 |
2007年 | 8篇 |
2006年 | 5篇 |
2005年 | 1篇 |
2004年 | 2篇 |
2003年 | 2篇 |
2002年 | 4篇 |
2001年 | 2篇 |
2000年 | 1篇 |
1999年 | 3篇 |
1997年 | 1篇 |
1996年 | 1篇 |
1993年 | 1篇 |
1992年 | 1篇 |
1991年 | 1篇 |
排序方式: 共有118条查询结果,搜索用时 187 毫秒
31.
锁相环通常工作在捕捉和跟踪两种模式下的一种。在捕捉模式下,锁相环试图使VCO的输出信号与输入信号在频率和相位上同步。但是在捕捉模式下,VCO的输出信号与输入信号的相位差可能相当大,锁相环此时工作在非线性状态,需要用非线性模型来进行分析。分析非线性模型是很困难的,常常需要进行仿真。利用MATLAB工具,使用徽分方程法研究锁相环系统的非线性特性。 相似文献
32.
33.
34.
35.
36.
随着集成电路技术的高速发展,锁相环电路在集成电路及片上系统中扮演着不可或缺的角色,也是模拟集成电路设计领域最具挑战的模块之一。其中环形振荡器的设计是锁相环设计中的关键,其中KVCO的合理设计是本文的重点。 相似文献
37.
根据一种时间数字转换器的结构和性能,提出了组成全数字锁相环重要模块——时间数字转换器的设计方法。首先,设计出TDC模块的电路构成;其次,采用千分尺算法对电路信号进行设计和较正;最后,通过PSPICE仿真环境对电路图的设计,测出TDC的精确度,测得在CMOS环境下时间延迟的线性趋势。实验结果表明,与已有的时间数字转换器相比,该千分尺算法应用于TDC模块的设计,可以使时间数字转换器的性能有较大提高。 相似文献
38.
文章提出了一种基于TDOA方法的高精度、低成本超宽带(UWB)无线定位系统方案,并且在实验室用相关硬件实现和验证了这套方案的便捷性和实用性。同时通过实验数据分析比较及仿真结果可知,该改进方案可以有效的提高定位精度。 相似文献
39.
40.
基于System Generator的全数字锁相环的设计与实现 总被引:1,自引:0,他引:1
介绍了一种采用Xilinx公司推出的业内领先的高级系统级FPGA开发工具System Generator进行全数字锁相环(ADPLL)的设计和实现的方法,并且给出了相应的仿真波形。 相似文献